新的非平面Flash Memory结构

提出了一种为在低压下工作的具有较快编程速度的新的非平面的flash memory单元结构,该结构采用简单的叠栅结构并只需增加一步光刻制做出这一新的沟道结构.对于栅长为1.2μm flash单元,获得了在Vg＝15V,Vd＝5V条件下编程时间为42μs,在Vg＝-5V,Vs＝8V条件下的擦除时间为24ms的高性能flash单元,这一新结构的编程速度比普通平面型快闪存储器要快很多.这种新结构flash单元在高速应用场合下具有很好的应用前景.     

嵌入式Flash Memory Cell技术

本文分析了目前常用的快闪存储器(Flash Memory)存储单元结构,介绍了一种适用于嵌入的单元结构,存储器阵列设计、可靠性设计技术。     

SCDI结构快闪存储器件Ⅰ:模拟与分析

研制成一种台阶沟道直接注入(SCDI)器件,通过在沟道的中间制作一个浅的台阶来改变热载流子的注入方式,从而获得了高的编程速度和注入效率,降低了工作电压.并对SCDI器件结构和常规器件结构进行了模拟分析,提出了改进SCDI器件性能的优化方案.     

适用于Flash Memory的负高压泵的实现

提出一种适用于单电源，低电压供电的Flash Memory的负高压电荷泵的实现方法。在分析传统电荷泵工作原理的基础上．结合Flash工作电压和参数要求，提出三阱工艺，无阈值损失的负高压电荷泵电路结构。最后在0．22μmFlash工艺下给出测试结果。     

SCDI结构快闪存储器件Ⅰ:模拟与分析

研制成一种台阶沟道直接注入(SCDI)器件,通过在沟道的中间制作一个浅的台阶来改变热载流子的注入方式,从而获得了高的编程速度和注入效率,降低了工作电压.并对SCDI器件结构和常规器件结构进行了模拟分析,提出了改进SCDI器件性能的优化方案     

一种适用于NOR结构快闪存储器的快速页编程算法

为了降低NOR结构快闪存储器的编程时间,本文提出一种能够根据编程数据的特点改变编程脉冲时序的快速页编程算法.它通过一个简单的判断电路对输入的编程数据中"1"的个数进行判断,并在状态机的控制下产生具有最小编程时间的页编程脉冲时序,从而达到缩短页编程时间的目的.统计结果表明,本算法的页编程时间不到传统方法的70%.     

SCDI结构快闪存储器件Ⅱ:实验与器件特性

采用 1.2 μm CMOS工艺技术制作出台阶沟道直接注入 (SCDI)快闪存储器件 ,该种器件具有良好的器件特性 .在 Vg=6 V,Vd=5 V的编程条件下 ,SCDI器件的编程速度是 4 2 μs,在 Vg=8V,Vs=8V的擦除条件下 ,SCDI器件的擦除速度是 2 4 m s.与相同器件尺寸的普通平面型的快闪存储器件相比 ,SCDI器件的特性得到了显著地提高 .在制作 SCDI器件的工艺中 ,关键技术是制作合适的深度和倾斜角度的浅的台阶 ,同时减少在制作 Si3N4 侧墙的刻蚀损伤     

SCDI结构快闪存储器件Ⅱ:实验与器件特性

采用1.2μm CMOS工艺技术制作出台阶沟道直接注入(SCDI)快闪存储器件,该种器件具有良好的器件特性.在Vg＝6V,Vd＝5V的编程条件下,SCDI器件的编程速度是42μs,在Vg＝8V,Vs＝8V的擦除条件下,SCDI器件的擦除速度是24ms.与相同器件尺寸的普通平面型的快闪存储器件相比,SCDI器件的特性得到了显著地提高.在制作SCDI器件的工艺中,关键技术是制作合适的深度和倾斜角度的浅的台阶,同时减少在制作Si3N4侧墙的刻蚀损伤.     

COP8 Flash单片机在开关电源嵌入式监控系统中的应用

介绍单片机嵌入式监控系统由间存型单片机COP8CDR9、并行A/D、串行D/A、并行实时时钟、16×2字符型液晶显示模块、4键(上健、下键、菜单键、确认键)和隔离接口电路等组成。该系统能够测量和显示开关电源的输出电压、电流和关键点的温度值,能够调节榆出电压、电流值,并能够通过RS232与PC机通讯,通过RS485与其他监控系统通讯。它也能够用快闪存储器构成的虚拟EEPROM记录开关电源的故障信息。实验结果表明,COP8 flash型单片机在监控系统应用方面具有较大的应用价值。     

一种采用带-带隧穿热电子注入编程的新型快闪存贮器

提出一种采用带-带隧穿热电子注入编程的新型快闪存贮器结构,在便携式低功耗的code闪存中有着广泛的应用前景.该结构采用带-带隧穿热电子注入 (BBHE)进行"写"编程,采用源极Fowler-Nordheim隧穿机制进行擦除.研究显示控制栅编程电压为8V,漏极漏电流只有3μA/μm左右,注入系数为4×10-4,编程速度可达16μs,0.8μm存贮管的读电流可达60μA/μm.该新型结构具有高编程速度、低编程电压、低功耗、大读电流和高访问速度等优点.     

嵌入式Linux系统下闪存设备驱动程序设计

嵌入式系统通常使用闪存作为存储设备,通过MTD技术可以方便地访问flash这样的MTD设备。本文中介绍了Linux驱动程序框架,详细分析了MTD设备驱动程序的层次结构和数据结构,以EBD9315开发板为例,系统地给出了如何针对Nor flash设计MTD驱动程序。     

一种采用带-带隧穿热电子注入编程的新型快闪存贮器

提出一种采用带-带隧穿热电子注入编程的新型快闪存贮器结构,在便携式低功耗的code闪存中有着广泛的应用前景.该结构采用带-带隧穿热电子注入 (BBHE)进行"写"编程,采用源极Fowler-Nordheim隧穿机制进行擦除.研究显示控制栅编程电压为8V,漏极漏电流只有3μA/μm左右,注入系数为4×10-4,编程速度可达16μs,0.8μm存贮管的读电流可达60μA/μm.该新型结构具有高编程速度、低编程电压、低功耗、大读电流和高访问速度等优点.     

新型嵌入式BeNOR结构Flash存贮器

提出了一种能根据嵌入式应用系统容量的不同而灵活选择字节擦除和块擦除两种不同擦除模式的BeNOR阵列结构,该结构采用沟道热电子注入进行"写"操作,采用分离电压法负栅压源极F-N隧道效应进行擦除.对分离电压法负栅压源极F-N隧道效应擦除的研究表明,采用源极电压为5V,栅极电压为-10V的擦除条件,不仅能很好地控制擦除后的阈值电压,而且当字线宽度小于等于64时,源极电压导致的串扰效应能得到很好的抑制.研究表明该结构具有编程速度高、读取速度高、可靠性高及系统应用灵活的特点,非常适宜于在1M位以下的嵌入式系统中应用.     

SoC嵌入式flash存储器的内建自测试设计

深亚微米技术背景下，嵌入式存储器在片上系统芯片(system-on-a-chip，SoC)中占有越来越多的芯片面积．嵌入式存储器的测试正面临诸多新的挑战。本文论述了两种适合SoC芯片中嵌入式flash存储器的内建自测试设计方案。详细讨论了专用硬件方式内建自测试的设计及其实现，并且提出了一种新型的软硬协同方式的内建自测试设计。这种新型的测试方案目标在于结合专用硬件方式内建自测试方案并有效利用SoC芯片上现有的资源，以保证满足测试过程中的功耗限制，同时在测试时间和芯片面积占用及性能之间寻求平衡。最后对两种方案的优缺点进行了分析对比。