基于Verilog的下三角矩阵求逆设计与实现

矩阵运算广泛应用于各类电路计算中,矩阵运算的硬件实现能够充分发挥硬件的速度和并行性,其中矩阵求逆是矩阵运算中重要的运算.根据矩阵求逆算法的基本思想,本文提出了一种最大阶数可达16 × 16的矩阵求逆方案,通过硬件描述语言verllog建模,用Design Compile进行综合及进行modelsim仿真,仿真结果表明这...     

矩阵求逆的FPGA实现

矩阵求逆广泛应用于数字通信领域,利用现场可编程门阵列（FPGA）实现能充分发挥硬件的速度优势,实现高速通信。目前,已有文献对上下三角矩阵求逆的硬件算法进行阐述,而对任意满秩矩阵求逆的硬件算法尚未深入的研究。提出了基于下上三角矩阵分解（LU分解）对任意满秩矩阵求逆的理论算法及超高速集成电路硬件描述语言（VHDL）硬件描述,并分别用软件仿真和硬件仿真进行验证。通过对比,硬件设计仿真的结果与预期结果吻合。     

一种基于约化因子上三角矩阵求逆的FPGA实现方法

矩阵运算广泛应用于实时性要求的各类电路中，其中矩阵求逆运算最难以实现。基于现场可编程门阵列(FPGA)实现矩阵求逆能够充分发挥硬件的速度与并行性优势，加速求逆运算过程。基于改进的脉动阵列的计算架构，采用一种约化因子求逆的优化算法，将任意一个n×n阶上三角矩阵转换成对角线为1的上三角矩阵，使得除法运算与乘加运算分离开来，大大简化矩阵求逆运算过程。以一个4×4阶上三角矩阵求逆为例，在Xilinx ISE平台下，采用Virtex5 FPGA完成算法实现与功能验证，在14个周期内，使用了2个除法器，3个乘法器与4个加法器实现整个矩阵求逆运算。相比于经典的脉动阵列架构，仅占用近一半资源的同时，性能提升了26.43%；相比于集成更多处理单元(PE)的脉动阵列实现方式，在性能近乎不变的情况下，耗费的资源缩减到1/4，大幅度提升了资源利用率。     

一种下三角复矩阵求逆方法的IP设计与实现

矩阵运算是很多科学运算中的常见运算,矩阵求逆在矩阵运算中有着举足轻重的作用,在数字信号处理过程中常常被运用到。本文根据一种便于ASIC实现的矩阵求逆算法,提出了一种最大阶数为16阶复矩阵求逆的IP设计串行实现方法。首先本文分析了算法的特殊性,然后提出此IP设计方法的实现思路和结构,最后用Verilog语言进行实现并用M...     

FPGA实现基于施密特正交化的自适应算法

在自适应波束形成算法理论基础上,将修正施密特正交化算法运用在基于三角分解的样本矩阵求逆算法中,提出了基于修正施密特正交化算法的三角分解矩阵求逆算法,并给出了具体的可编程门阵列硬件实现结构。该硬件结构的实现采用了坐标旋转数字计算机代替该算法中的除法运算,有效地节约了硬件资源消耗和结构时延。通过硬件仿真对计算结果进行分析研究,实验证明该硬件结构不仅有良好的数值稳定性,能对干扰有效抑制,且硬件资源消耗少,高度模块化。     

基于FPGA的Cholesky分解矩阵求逆

针对在空时自适应处理(STAP)中通常采用Cholesky分解矩阵求逆算法求杂波协方差矩阵的逆矩阵,设计了基于FPGA的并行化Cholesky分解矩阵求逆运算模块的实现架构。该模块分成Cholesky分解子模块、三角矩阵求逆子模块和三角矩阵相乘子模块等三部分,流水执行求逆运算。通过实测与仿真,对矩阵阶数、运算并行度、FPGA占用资源、运算时间和运算精度等要素之间的关系进行了详细分析。     

双精度浮点矩阵运算处理器设计

设计的双精度浮点矩阵运算处理器,主要用于满足导航接收机中RTK与Kalman滤波带来的大量、快速矩阵运算需求,也可用于其他适于高精度运算的图像处理等领域。该协处理器支持3~128维矩阵乘法、矩阵分解与矩阵求逆运算,其中矩阵乘法支持AB、ABA^(τ)、A^(τ)BA等运算;矩阵分解支持正定矩阵的LDL分解;矩阵求逆支持基于LDL^(τ)分解的矩阵求逆运算与基于初等变换的矩阵求逆运算。     

基于QR分解算法的任意阶复矩阵求逆的DSP实现

常用的矩阵求逆方法不易于工程实现,计算软件也无法装备到电子系统中去,文中采用QR分解算法实现了基于ADSP TS201S DSP汇编语言的矩阵求逆。该方法克服了高阶矩阵不易求逆,且效率不高的缺点,实现了任意阶复矩阵的快速求逆运算。仿真结果表明,对于16阶的复数矩阵,该工程方法的计算效率能达到μs级,计算精度能达到10^-4量级。     

基于改进QR算法的矩阵分解器设计

矩阵分解是矩阵求逆中重要的运算之一,被广泛运用在神经网络、数字信号处理、无线通信技术等领域中。针对传统的分解算法运算不利于硬件实现的缺陷,文中在一种列向量优化QR分解算法的基础上,提出了一种一维线性矩阵分解结构,并完成了其ASIC设计。该分解器支持2～32阶矩阵分解运算,在TSMC 28 nm工艺下工作主频为700 MHz。仿真和FPGA测试结果表明,该分解器与MATLAB运算结果的相对误差小于10^-12。在执行12阶级以上规模矩阵分解时,该分解器的运算周期相比传统一维线性结构具有2.3倍的加速比。在执行32阶矩阵分解时,该分解器的运算周期相比于NIVIDA RTX2070具有22.8倍的加速比。     

基于有符号数字系统的Montgomery模逆算法及其硬件实现

 在椭圆曲线密码中,模逆运算是有限域运算中最复杂、最耗时且硬件实现难度最大的运算.本文在Kaliski算法的基础上,提出了基于有符号数字系统的Montgomery模逆算法,它支持素数域和二进制域上任意多精度参数的求模逆运算.据此算法,设计了相应的硬件结构方案,并给出了面积复杂度和时间复杂度分析.仿真结果表明,相比于其它模逆算法硬件设计方案,本文提出的基于有符号数字系统的Montgomery模逆算法在运算速度、电路面积、灵活性等方面具有显著的优越性.     

基于FPGA实现快速矩阵求逆算法

Cholesky分解是一种矩阵运算方法。相比传统的矩阵求逆算法,它能够大大简化矩阵求逆的运算量,提高实时性。因此,介绍Cholesky分解原理及方法,并根据这一特性,在FPGA中实现基于Cholesky分解的快速矩阵求逆算法。FPGA具有流水线设计的特点,能够进一步提高接收抗干扰处理的实时性。用Matlab对FPGA实现的各种矩阵规模数据进行仿真,根据仿真结果和FPGA实际资源选取最优的FPGA实现方案。     

下三角矩阵求逆算法的FPGA实现

根据一般的矩阵算法中求逆的基本思想,设计了一种最大阶数可达16*16的矩阵求逆方案,然后提出了用FPGA实现其硬件电路的模块设计,最后用modlesim仿真验证了其正确性。     

LDPC编码中大矩阵求逆及存储的一些方法

低密度奇偶校验(LDPC)码在CMMB、DVB-S2及地面数字电视国家标准(GB20600-2006)等标准中得到了广泛的应用,LDPC码在码长较长时优势才比较明显,而在进行编码运算时码长较长会遇到大矩阵求逆及存储方面的问题,就此提出一些大矩阵求逆及存储的方法,简化了LDPC编码运算时的复杂度.     

基于LDL算法的大规模矩阵求逆加速器设计及其FPGA实现

矩阵求逆是工程计算中的基本问题，在大规模MIMO系统、阵列信号处理以及图像信号处理等应用中，大规模矩阵求逆的处理速度对系统性能至关重要，但传统矩阵求逆方法运算复杂度高、并行性低且消耗大量存储空间，不利于硬件加速。针对大规模矩阵求逆硬件加速问题，文中研究了基于LDL分解的矩阵求逆算法，并提出了一种基于该算法的大规模矩阵求逆加速架构。利用LDL分解后三角矩阵对角线元素全为1的特点，对矩阵进行分块迭代设计，减少了求逆运算的计算量，提高了计算速度。文中基于Xilinx Virtex7 FPGA设计实现了该加速器，实验结果表明，在128阶矩阵下，吞吐量达105.2 Inv·s^-1,最高时钟频率达200 MHz。与现有矩阵求逆加速方案相比，该设计占用的硬件资源更少，且具有更高的性能。     

改进的矩阵求逆的FPGA设计和实现

通过对上三角矩阵求逆算法的研究,提出一种优化的适合FPGA实现的并行求逆的结构,并运用Verilog硬件描述语言对其建模,通过硬件仿真工具QuartusII对其进行编译仿真,仿真结果表明,改进的并行结构能够在n个时钟周期内完成n阶上三角矩阵的求逆。     

一种基于Cholesky分解的快速矩阵求逆方法设计

接收机阵列天线抗干扰可采用直接矩阵求逆的方法实现,但在大维数下,矩阵求逆的用时过长。本文针对协方差矩阵的特殊性—正定赫米特矩阵,采用Cholesky分解求逆方法实现大维数矩阵的求逆,进而对Cholesky矩阵分解求逆进行了高效的流水设计,并在FPGA中进行实现,测试结果表明,该方法实现求逆计算用时极短,是一种高效的实现方法。     

自动化技术与远动技术

针对多变量有约束过程,将一种约束输入的广义预测控制新算法(GPCIC)推广到任意维输入任意维输出(ADIADO)线性系统中。该算法简单,不必解 Dio-phantine 方程,而且在求逆矩阵时,与传统的广义预测控制相比,极大地减少了计算量。仿真结果进一步证实了算法的有效性。     

基于GF(2~m)的椭圆曲线求逆算法的改进研究

针对二进制域上现有求逆算法计算量大、并行度小、速度慢的缺点进行改进,基于二元Euclidean算法提出了改进,设计了相应的乘法器硬件结构,并且分析了其运算效能和资源占用情况。将此求逆计算器的并行改进算法使用Verilog语言编程实现,利用Xilinx ISE 12.4对整个求逆算法综合仿真(行为级),在Xilinx Virtex-5 XC5VFX70T的硬件平台上验证求逆算法的运算效率,结果表明对求逆算法的改进有效地提高了求逆运算的速度。     

基于矩阵变换的图像置乱逆问题求解

 基于矩阵变换的图像置乱用周期性对图像恢复,代价高昂;而通过逆变换恢复,已有方法未解决 Z _N上逆阵求解问题.针对此问题,通过构造映射规则,将伴随矩阵求逆方法推广到 Z _N,解决了n维矩阵变换的逆问题.为减小该方法计算代价,将杜里特尔分解和克劳特分解求逆推广到 Z _N,解决了变换阵顺阶主子式模N互质,矩阵变换的逆问题.为弱化扩展杜里特尔分解和克劳特分解求逆条件,将高斯-约当消去法推广到 Z _N,给出了任意变换阵在 Z _N上求逆算法和简化求逆算法.所提方法可用于得到任意变换阵在 Z _N上的逆变换阵,从而可直接对图像恢复,而不必计算可恢复周期.实验表明所提方法的可行性和有效性.     

一种任意维空域最小二乘算法的硬件实现方法

在自适应滤波算法中,空域递推最小二乘(RLS)算法以其较快的收敛速度以及能计算出精确的最佳滤波器系数等优势得到了广泛的运用。但是由于该算法较为复杂,计算量大,因此硬件实现时耗费资源多,难度大。提出了一种任意维空域递推最小二乘算法的FPGA(现场可编程门阵列)实现的方法,该方法可以在硬件结构中使用较少的乘法器和寄存器进行任意维空域递推最小二乘运算,从而解决维数变多后资源不够用的问题。