2.64Tb/s的高密集WDM光传输实验获得成功

日本NEC公司在1996年9月召开的ECOC’96会议上报导了该公司成功地进行了无中继距离120km、132信通（132×20Gb／s）总传输容量为2．64Tb／s的WDM传输实验。该实验的传输速率打破了富士通于1996年2月在OFC’96会议上报导的55信道、总传输容量为1．1Tb／s的纪录。这是迄今为止传输速率最高、信道数最多的密集WDM传输系统。它将满足用户对大容量活动图像传输，例如电影和电视电话会议的需要。该实验采用132个分布反馈式多量子阱二极管激光器组件作光源，光调制采用该公司新研制的20Gb／s的双二进制光调制／解调器。这种器件与一般的幅…     

Envivio宣布推出电信级AVS编码器

3月31日，卓胜微电子（上海）有限公司召开新闻发布会，正式推出一款基于DAB／T-DMB标准的移动数字电视解调芯片MXD0120，是一款功耗低、尺寸小的移动数字电视解调芯片。公司首席执行官许志翰先生指出：“功耗和面积是移动设备最重视的关键指标，采用功耗低，面积小的芯片意味着移动设备可以更小巧，可连续观看更长时间的电视节目。     

成长之中的蓝牙技术

蓝牙技术所谓蓝牙（Bluetooth），是一种全球通用的短距离无线连接技术。其控制方法类似红外线遥控器与电器之间的指令关系，区别在于有关产品需置入蓝牙芯片。蓝牙技术使用与微波炉相同的2．4GHz附近免付费、免申请的无线电频段，为了避免此频段因电子装置众多而产生相互干扰，它采用1 600次高难度跳频以及加密技术，传输速率在432kbit／s到721kbit／s不等，未来的版本将达2Mbit／s。在10m的范围内，植入蓝牙芯片的手机、电脑等，可进行无线话音及数据信息传送。配合专用的扩大器，收发范围可远达100m。 Bluetooth其实是两千多年前一位丹…     

HSDPA与WiMAX的技术综合比较

1、HSDPA的技术特点在3G应用里，运营商的主要业务和收入都将来自数据业务。在数据业务中，大家尤其看好视频流媒体和背景下载类业务，但这些业务对下行传输速率的要求非常高。而现在的WCDMA网络下行传输速率理论上是384kbit／s，实际环境中的速率为150-250kbit／s，远远不能满足要求。运营商迫切需要提高传输速率，HSDPA（High Speed Downlink Packet Access，高速下行分组接入）作为3GPP的Release5中提出的无线解决方案，理论传输速率可达到14Mbit／s。HSDPA是在3GPPR99／R4网络结构上自然演进，旨在满足上／下行数据业务不对称的需求而提出的。     

一种低功耗的高速光接收器跨阻前置电路设计

为了降低芯片面积和功耗,提出了一种10 Gb/s光接收器跨阻前置放大电路。该电路采用了两个带有可调共源共栅（RGC）输入的交叉有源反馈结构,其中的跨阻放大器未使用电感,从而减少了芯片的总体尺寸。该跨阻前置电路采用0.13μm CMOS工艺设计而成,数据速率高达10 Gb/s。测试结果表明,相比其他类似电路,提出的电路芯片面积和功耗更小,芯片面积仅为0.072mm2,当电源电压为1.3 V时,功率损耗为9.1 mW,实测平均等效输入噪声电流谱密度为20pA/（0.1-10）Hz,且-3dB带宽为6.9 GHz。     

UWB超宽带技术发展展望

超宽带（UWB）技术始于20世纪60年代兴起的脉冲通信技术，利用频谱极宽的超短脉冲进行通信，又称为基带通信、无载波通信，主要用于军用雷达、定位和通信系统中。2002年2月，美国联邦通信委员会（FCC）批准了UWB技术用于民用；随后，日本于2006年8月开放了超宽带频段。由于UWB技术具有传输速率高（达1Gbit／s）、抗多径能力强、功耗低、成本低、穿透能力强、低截获概率、与现有其他无线通信系统共享频谱等特点，现在已经成为无线个人域网（WPAN）的首选技术。[第一段]     

高速率并行光发射模块的研制

介绍了有关并行光发射模块设计与制作的最新进展,制作并测试了12信道并行光发射模块,单信道传输速率大于2．5Gbit／s（最高可达3Gbit／s）,12信道并行总传输速率为30Gbit／s。模块采用波长为850nm的垂直腔面发射激光器（VCSEL）作光源,激光器与驱动电路芯片直接用Au丝连接,输出光束直接耦合进入12信道的光纤阵列中,在单信道8mA的工作电流下,可以测到最高为3Gbit／s的清晰眼图。     

40Gbit／s高速并行12信道光接收模块的研制

研究并制作了12信道并行光接收模块,单信道传输速率大于等于3．318Gbit／s,12信道并行总传输速率为40Gbit／s。模块采用工作波长在850nm的高速PIN型光电探测器（PD）列阵作为光接收器件,PD列阵与接收电路芯片直接用Au丝压焊连接,输入光信号直接由12信道的光纤阵列耦合进入PD列阵中。对光接收模块进行眼...     

CSSA-低功耗Montgomery模乘的环形脉动阵列

文章提出了一种环形脉动阵列CSSA（Circular Structured Systolic Array），用于实现Montgomery模乘算法MMM（Montgomery Modular Multiplication）。该阵列采用循环结构，迭代计算。仿真结果表明，与基于一维脉动阵列的MMM硬件实现相比，该结构牺牲了运算时间，但是降低了功耗和芯片面积（本文实现的两个例子，功耗和芯片面积均减少了约97％）。并且，处理单元的数量可配置，以平衡速度和功耗。     

一种低功耗Cache设计技术的研究

低功耗、高性能的cache系统设计是嵌入式DSP芯片设计的关键。本文在多媒体处理DSP芯片MD32的设计实践中，提出一种利用读／写缓冲器作为零级cache，减少对数据、指令cache的读／写次数，由于缓冲器读取功耗远远小于片上cache，从而减小cache相关功耗的方法。通过多种多媒体处理测试程序的验证，该技术可减少对指令cache或者数据cache20％～40％的读取次数，以较小芯片面积的增加换取了较大的功耗降低。