基于低成本FPGA的AES密码算法设计

主要介绍在逻辑资源少的现场可编程门阵列（FPGA）上实现高级数据加密标准（AES）算法设计。首先描述了AES加密算法,并在FPGA上优化实现AES算法,设计结构采用多轮加密共用一个轮运算的顺序结构,加密和解密模块共用密钥扩展模块,减少资源占用,在低时钟频率下保持较高的性能。采用了16位的并行总线通信接口,利用先进先出缓冲器（FIFO）对输入输出数据进行缓存。最后通过仿真和实测表明,在50MHz时钟下加解密速率可达530Mb/s。     

级联倾斜光纤光栅网络安全数据传输路径抗攻击能力研究

采用传统网络加密算法提升级联倾斜光纤光栅网络安全数据传输路径抗攻击能力时,加密密钥仅为56位,导致安全数据受攻击时易于被破解,安全性较低。研究提升级联倾斜光纤光栅网络安全数据传输路径抗攻击能力方法,该方法通过传输矩阵法分析级联倾斜光纤光栅传输原理,依据该原理采用优化的DES算法加密级联倾斜光纤光栅网络安全数据,将传统DES算法中56位密钥扩展处理至128位密钥后分为四轮,选取32位改造算法处理各轮密钥获取子密钥,异或运算32位明文以及子密钥,将Feistel加密算法应用于异或运算结果中实施轮函数运算后,对运算结果进行48位扩展变换处理,利用置乱处理方法对扩展变换后结果实施P排序操作,级联倾斜光纤光栅网络数据加密结果;将加密密文输出作为解密输入,采用优化的DES算法将加密信息恢复至明文信息实现网络安全数据解密。实验结果表明,采用该方法对级联倾斜光纤光栅网络安全数据传输路径抗攻击能力进行提升,抗攻击率高于96%。     

基于MC9S08JS16和AES的USB Key设计

提出了一种高安全、高效率、低成本USB接口密钥的设计方法.采用8位USB微控制器MC9S08JS16,通过其内置的全速USB2.0模块,实现与PC机的通信,并采用现在公认最安全和高效的高级加密标准(AES)算法对输入数据进行加密,同时对AES在单片机中的加密程序进行了优化.实验表明,USB密钥可在短时间内完成对少量数据的加密,适用于加密数据量较小的场合,电路设计简单,稳定性高,易于携带.     

基于ARM安全摄像头设计

针对现有视频监控的信息安全问题,采用ARM Cortex-A8,USB摄像头,AES加密模块,以及可信计算芯片(TPM)设计了视频监控安全模块。用AES对视频采集端采集的视频数据进行加密,通过网络将密文传输到服务端。对于AES密钥的传输安全问题,以可信计算为基础,通过TPM的绑定功能进行非对称加密,采用对称密码和非对称密码配合使用的混合加密方案,实现对称密钥加密数据,非对称密钥加密对称密钥的加密功能。简要介绍了安全视频监控的组成,对AES加密算法和TPM加密做了阐述,最后通过实验验证加密解密。     

针对AES加密算法的研究及其FPGA实现

旨在对AES加密算法进行研究,并采用Nios Ⅱ CPU的SOPC集成实现方式,基于FPGA设计出了具有加解密功能的、密钥可配置的、资源利用和吞吐量都十分理想的SOPC加密系统.系统轮变换通过状态机进行控制,采用加密内部和解密外部的密钥扩展方式,大大提高了系统的实现速度.     

基于FPGA的PCI硬件加解密卡设计

提出一种基于FPGA的PCI硬件加解密卡的设计方案,用硬件加解密取代了传统的软件加解密,将加解密模块和PCI接口模块集成在一个FPGA芯片内实现.分析了PCI加解密卡的软硬件的结构和原理,详细介绍了DESX加解密算法的原理、步骤和硬件实现、PCI接口模块的IP核设计以及USB接口模块的电路连接.系统硬件以FPGA为核心,使用Quartus Ⅱ 7.2软件和VHDL语言设计,软件由DriverStudio 2.7和Visual C++6.0设计.采用192位密钥的DESX分组对称加解密算法来取代64位DES算法,密文和密钥在专用硬件中存储,计算机内只有明文,有效防止黑客攻击,保护数据安全.设计采用逻辑综合式取代时钟驱动级联式来实现DESX算法,使加密一组数据的时间由16个周期缩短为1个周期.     

AES密码算法的结构优化与实现

对AES密码算法的结构进行了优化,并应用0.6μmCMOS工艺实现了AES加密/解密芯片。使用Ver-ilogHDL进行算法建模,采用自动综合技术完成版图设计。芯片支持加密/解密模式及所有3种密钥长度。已完成流片,测试的最高时钟频率为20MHz,128位、192位和256位密钥时的数据吞吐率分别可达49.2Mbps、41.3Mbps和35.6Mbps。     

Web信息管理系统数据库加密技术研究

为了提高Web信息管理系统数据库的安全性,建立一个数据库加密模型.该模型采用中闻件技术,将加密系统放在中间层.引入加/解密模块和安全认证模块,来保障数据库系统的安全.为了防止字典式攻击,用户登录验证模块采用了口令加盐技术.对Web信息系统袁单数据的加密使用了开源jQuery插件jCryption.Web数据库中的敏感数据由加密中间件完成加密和解密.加密中间件由加/解密引擎、密钥管理及数据库连接模块等组成.加密中间件的加密算法主要采用AES算法和RSA算法.AES主要用于加密数据,而RSA算法用于完成密钥的加密.该加密模型已在榆林学院工资查询系统上得到了应用,结果表明,该模型能够有效提高Web信息管理系统的安全性.     

同步VLSI设计环境下AES模块的异步流水线结构实现

本文提出了一种可在同步VLSI设计环境下,由已有的流水线结构同步集成电路的算法或者RTL代码直接得到其异步集成电路网表的方法。并使用此方法,实现了128位异步AES加、解密模块。解密模块为多功能流水线,既可以进行生成子密钥运算,也可以进行解密输入数据。对加、解密模块均通过10级、5级、3级、2级流水四种结构分别实现并加以比较。     

基于AES加密算法的1.25Gb/sEPON下行加密研究

介绍了AES-128算法的加、解密原理,从明文和密钥角度分析了AES加密算法的雪崩效应,提出了增量式密钥更新方法,通过在新旧密钥加密的密文之间插入密钥更新符,引导接收端无缝切换密钥。重点研究AES-128加密算法在1.25Gb/s EPON中的应用,通过FPGA和SFP光收发模块搭建实验平台,实现EPON物理层下行数据的加密、解密和密钥更新功能,保证了EPON下行通道数据的安全性。