基于共振隧穿二极管的阈值逻辑单元电路设计

共振隧穿二极管作为较为成熟的纳米电子器件,已被广泛应用于高速低功耗电路。由于其具有负内阻特性,单一门电路的功能大大增加,减少了电路的复杂度。在阈值逻辑函数的硬件实现方面,共振隧穿器件也体现出显著的优势。结合谱技术,基于共振隧穿二极管,设计了可实现任意三变量阈值逻辑函数的阈值逻辑单元电路。该电路还可作为阈值逻辑网络中的基本单元,实现复杂的逻辑功能。通过HSPICE软件,仿真验证了所设计电路的正确性。     

RTD/HPT光控单-双稳转换逻辑单元

以光接收器件代替RTD MOBILE(RTD单-双稳转换逻辑单元)电路中的HEMT或HBT,可构成光控MOBILE电路。在比较了四种光控MOBILE结构的基础上,选择RTD/HPT光控结构,重点分析讨论了RTD/HPT光控MOBILE的工作原理,当光控MOBILE的输入光功率超过一个临界值时,MOBILE的输出电压便会从高电平跳变到低电平;由HPT光增益理论分析了提高HPT性能的措施以及HPT设计中应该注意的问题;介绍了以Si光三极管代替HPT,通过模拟实验,验证了RTD/HPT光控MOBILE的逻辑功能。     

基于RTD与CMOS的新型数字电路设计

纳米电子器件RTD与CMOS电路结合,这种新型电路不仅保持了CMOS动态电路的所有优点,而且在工作速度、功耗、集成度以及电路噪声免疫性方面都得到了不同程度的改善和提高。文中对数字电路中比较典型的可编程逻辑门、全加器电路进行了设计与模拟,并在此基础上对4×4阵列纳米流水线乘法器进行了结构设计。同时讨论了在目前硅基RTD器件较低的PVCR值情况下实现相应电路的可行性。     

共振隧穿二极管的材料结构设计——共振隧穿器件讲座(5)

在系统细致分析RTD材料结构参数与器件特性参数关系的基础上,确立了RTD材料结构的设计原则和设计方法,并对以SI-GaAs为衬底的RTD分子束外延(MBE)材料生长结构进行了设计。所研制出的RTD参数实测结果证实了此设计方法是正确的。     

由RTD/MOSFET构成的压控振荡器的设计与实现

提出了一种基于负阻器件共振隧穿二极管(RTD)与MOSFET结合的新型压控振荡器(VCO),并利用了高级设计系统(ADS)软件对该振荡器的可行性进行了电路仿真,利用分立RTD、MOSFET器件实现了此种VCO,实际调频范围在20～26 MHz之间。RTD与三端器件的连接方式不同可呈现不同的调制I-V特性,这种调制特性对基于RTD的振荡电路的频率也会产生影响。通过深入研究这种调制对振荡电路频率产生的影响,得到多种不同于常规方法的电压控制频率方式,其中一些具有很好的线性度。因此该电路的研究对于RTD在高频、高速振荡电路中的进一步应用具有重要意义。     

遏止(Quenching)及其在分析RTD逻辑电路中的应用

在深入分析共振隧穿二极管(RTD)开关前后内阻变化和RTD串联组合中不同RTD电压分布随总偏压变化的基础上,深化了“遏止(Q uench ing)”的概念。并进一步以此概念说明了RTD/HEM T电路中,单-双稳转换逻辑单元(M OB ILE)、多值逻辑(M VL)文字(L itera l)逻辑门、三态反相器(T ernary inverter)等逻辑单元的工作原理。通过此种分析,证实了“遏止”概念是解释和分析复杂RTD电路原理的强有力工具。以上论证也适用于由其它负阻器件构成的逻辑电路。     

由RTD构成的MOBILE单元电路研究

对由共振隧穿二极管(RTD)构成的单双稳态转换逻辑单元(MOBILE)电路进行了详细地研究与分析,并结合实际RTD的特性用PSPICE进行了MOBILE单元电路模拟,总结和验证了MOBILE单元电路变化的三条规律,为进一步研究由RTD构成的多种复杂数字电路奠定了基础。     

基于RTD 材料结构与参数的RTO 设计与模拟*

首先对THz 波源的共振隧穿二极管(RTD)设计中的关键问题,即从材料与结构出发,对如何提高 RTD 的截止频率和输出功率进行了分析研究,并利用WinGreen 软件,仿真设计出具有高振荡频率和输出功率的 RTD。在此基础上,采用RTD 的共振隧穿理论和缝隙天线的结构模型,利用PSpice 仿真软件构建了包含RTD 材料 与结构参数以及缝隙天线结构参数在内的完整太赫兹振荡器(RTO)的等效电路模型。振荡频率约为1.02THz,输出 功率约为88.2μW,本文工作为今后研究该类器件奠定了基础。     

RTD与HBT单片集成研究

设计并研制了共振隧穿二极管(RTD)与异质结双极晶体管(HBT)单片集成负阻逻辑单元。详细介绍了逻辑单元的材料结构及工艺流程的设计过程,得到了较好的负阻特性,其开启电压1V左右,峰谷比大于2∶1。同时建立了负阻逻辑单元的模型,通过Pspice模拟结果表明与实际逻辑单元特性吻合良好。     

基于共振隧穿理论的GaAs基RTD的设计与研制

以共振能级的透射系数半峰宽(FWHM)做为共振隧穿二极管(RTD)材料结构设计的依据,对GaAs/AlAs/In0.1Ga0.9As材料体系的RTD进行了设计.用分子束外延(MBE)进行了RTD结构材料制备,X射线双晶衍射(XRD)分析表明,制备的异质结界面光滑、层厚准确.RTD采用台面结构,器件特性测试结果表明,峰值...     

RTD/UTC-PD高速光控MOBILE

单向运动载流子光二极管(UTC-PD)具有高速和大电流的特点,与RTD相结合可构成一高速光控MOBILE,能够应用于80Gb/s的光纤通信、光信息处理和高速光网络中。在详细介绍UTC-PD的基础上,讨论了RTD/UTC-PD光控MOBILE的工作原理、材料结构和制作工艺、电路性能测量等,并进一步将上述结果推广到交流信号情况下RTD/UTC-PD光控MOBILE的瞬态特性。结果表明,存在三个因素影响该单元电路的工作速度,即交流电流效应、开关延迟时间和UTC-PD器件的带宽。     

基于标准CMOS工艺制作的MOS-NDR柔性逻辑电路

本文利用0.35um标准CMOS工艺实现了一种由4个nMOSFET构成的MOS型负阻器件。这种负阻器件的I-V特性与传统的化合物材料构成的共振隧穿二极管（RTD）的特性类似,而且可以通过第三端来调制其I-V特性。基于这种MOS型负阻器件,本文实现了一种通过调节阈值电压来实现与非门（NAND）到或非门（NOR）转变的柔性逻辑电路。此种电路所用器件较少,而且由于使用标准IC的设计和工艺流程,制作工艺大大简化。     

共振隧穿器件及其集成技术发展趋势和最新进展

介绍了共振隧穿器件及其特点,论述了该类器件及其集成技术的发展趋势和最新进展,特别是SiO 2S/iS/iO 2共振隧穿二极管及其集成电路的研制成功是一个突破性的进展。     

A flexible logic circuit based on a MOS-NDR transistor in standard CMOS technology

A MOS-NDR (negative differential resistance) transistor which is composed of four n-channel metaloxide-semiconductor field effect transistors (nMOSFETs) is fabricated in standard 0.35 μm CMOS technology.This device exhibits NDR similar to conventional NDR devices such as the compound material based RTD (resonant tunneling diode) in current-voltage characteristics.At the same time it can realize a modulation effect by the third terminal.Based on the MOS-NDR transistor,a flexible logic circuit is realized in this work,which can transfer from the NAND gate to the NOR gate by suitably changing the threshold voltage of the MOS-NDR transistor.It turns out that MOSNDR based circuits have the advantages of improved circuit compaction and reduced process complexity due to using the standard IC design and fabrication procedure.     

基于半导体光放大器的新型全光逻辑与门

为了实现基于半导体光放大器的全光逻辑与门,采用了在半导体光放大器构成的马赫-曾德尔干涉仪的基础上,注入外部连续光的方法。以半导体光放大器速率方程为基础,对设计方案进行了理论分析和仿真验证,取得了不同重复周期、不同脉冲宽度的光脉冲序列经过全光逻辑与门操作后的输出数据。结果表明,该方案能对传输速率为10Gbit/s或以下的信号进行正确与运算,同时,外光注入可以有效提高半导体光放大器信号处理速度。这一结果对基于半导体光放大器的全光逻辑的设计是有帮助的。     

Sleep switch dual threshold voltage domino logic with reduced subthreshold and gate oxide leakage current

A circuit technique is proposed in this paper for simultaneously reducing the subthreshold and gate oxide leakage power consumption in domino logic circuits. PMOS-only sleep transistors and a dual threshold voltage CMOS technology are utilized to place an idle domino logic circuit into a low leakage state. Sleep transistors are added to the dynamic nodes in order to reduce the subthreshold leakage current by strongly turning off all of the high threshold voltage transistors. Similarly, the sleep switches added to the output nodes suppress the voltages across the gate insulating layers of the transistors in the fan-out gates, thereby minimizing the gate tunneling current. The proposed circuit technique lowers the total leakage power by 88 to 97% as compared to the standard dual threshold voltage domino logic circuits. Similarly, a 22 to 44% reduction in the total leakage power is observed as compared to a previously published sleep switch scheme in a 45 nm CMOS technology.     

Selected area growth integrated wavelength converter based on PD-EAM optical logic gate

A selected area growth wavelength converter based on a PD-EAM optical logic gate for WDM application is presented, integrating an EML transmitter and a SOA-PD receiver. The design, fabrication, and DC characters were analyzed. A 2 Gb/s NRZ signal based on the C-band wavelength converted to 1555 nm with the highest extinction ratio of 7 dB was achieved and wavelength converted eye diagrams with eyes opened were presented.     

基于MZI结构和级联SOA的宽相位容限全光异或门

传统使用半导体光放大器(SOA)中交叉相位调制( XPM)效应构成全光逻辑异或(XOR)门的方案,由 于受到单个SOA中XPM效应自身原理的限制,需要精确的相位控制。本文提出了一种基于马赫 -增德尔干 涉仪(MZI)和级联SOA中XPM效应实现全光逻辑异或门的新方案。本文方案使用对称的MZI结构 ,在两臂 上分别放置两个级联的SOA,通过对时钟光的相位调制,达到对两级输入信号光进行XOR运算 的目的。在 40Gbit/s下的仿真结果表明,本方案易于调节,只需要两束输入信 号光以相反比例分光,即可对其进行异或 逻辑运算,在放宽了分光比取值范围的同时,也降低了对XPM效应中相位控制的要求,实现 了宽相位容 限的全光逻辑XOR门。研究了时钟光功率和输入信号分光比对逻辑运算结果的影响,发 现输入信号分 光比的不同步变化对输出信号质量的影响较为明显。对提高方案速率的方法进行了讨 论。     

共振隧穿器件及其集成技术发展趋势和研究热点

在概括了共振隧穿器件及其集成技术的特点和分析了其发展趋势的基础上,给出了该领域当前的研究热点。     

Novel pipeline architectures based on Negative Differential Resistance devices

Devices exhibiting Negative Differential Resistance (NDR) in their I–V characteristic are attractive from the design point of view and circuits exploiting it have been reported showing advantages in terms of performance and/or cost. In particular, logic circuits based on the monostable to bistable operating principle can be built from the operation of two series connected NDR devices with a clocked bias. Monostable to Bistable Logic Element (MOBILE) gates allow compact implementation of complex logic function like threshold gates and are very suitable for the implementation of latch-free fine grained pipelines. This pipelining relies on the self-latching feature of MOBILE operation. Conventionally, MOBILE gates are operated in a gate level pipelined fashion using a four-phase overlapped clock scheme. However other simpler, and higher through-output interconnection schemes are possible. This paper describes latch-free MOBILE pipeline architectures with a single clock and with a two phase clock scheme which strongly rely on distinctive characteristics of the MOBILE operating principle. Both the proposed architectures are analyzed and experimentally validated. The fabricated circuits use a well-known transistor NDR circuit (MOS-NDR) and an efficient MOBILE gate topology built on its basis. Both solutions are compared and their distinctive characteristics with respect to domino based solutions are pointed out.