高频数字抽取滤波器的设计

设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC(Cascaded Integrator Comb)滤波器(降16倍)、CIC补偿滤波器(降2倍)和半带滤波器(降2倍)组成。为了实现高频工作,CIC滤波器采用两级结构,第一级采用多相分解技术,使大部分结构工作在较低时钟频率下,极大地降低了CIC的功耗,第二级采用传统结构。CIC补偿滤波器使信号通带平坦,半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能,搭建了四阶前馈—反馈结构ΣΔ调制器,作为数字抽取滤波器的输入,最终在输入信号频率为0.5 MHz时,数字抽取滤波器输出的信噪比为97.40 dB。     

三模混合集成小型化滤波器设计

提出了一种基于LC串联单元的三模混合集成小型化滤波器电路拓扑。该电路拓扑具有对称性,主体由4个LC串联单元所构成的“星型”结构组成,能够通过对其并联于地的LC串联单元中元件参数的调节实现对滤波器双零点的自由调节。基于奇偶模分析方法,给出了所提出滤波器拓扑的综合设计方法,并采用基于商业化硅基表贴电容的低成本混合集成技术研制一款具有明显小型化特性的三模多零点带通滤波器。所研制的滤波器仿真与测试结果吻合良好,其中心频率为2.6 GHz,3 dB带宽为1.34 GHz,插入损耗典型值为1.6 dB,能够在4～12 GHz的频带范围内实现30 dB的抑制能力,其面积尺寸为3.2 mm×1.9 mm(0.03λ0×0.02λ0)。     

Ka波段硅基MEMS滤波器

滤波器是微波毫米波电路中的一个重要部件,本文介绍了采用基片集成波导技术和ICP深刻蚀微机械通孔阵列的硅基MEMS滤波器.设计制作了MEMS滤波器的核心部件谐振器,测试结果显示该谐振器无载Q值大于180,频率误差控制在2%以内.以此为基础采用理论计算与实验设计相结合的方法设计了一个Ka波段硅基MEMS滤波器.滤波器中心频率为30.3 GHz,插入损耗1.5 dB,相对带宽5%.芯片尺寸为10.0 mm×2.8 mm×0.4 mm.     

高阶∑△ADC中的抽取滤波器的设计

从电路实现和降低功耗的角度出发,优化并改进了梳状滤波器结构,同时设计了 FIR 补偿滤波器对其通带衰减进行补偿,通过合理的硬件电路安排来节省面积、提高速度,最终完成了高阶∑△ADC 中的抽取滤波器的设计。经过 Matlab 仿真,该滤波器阻带衰减为-65dB,通带纹波为±0.05dB,过渡带为0.454fs～0.583fs,经过 VerilogXL 和系统验证,该滤波器完全满足∑△ADC 的系统要求。     

TDFA:一种生成空间影像金字塔的方法

目的 降采样滤波是生成空间金字塔影像数据的主要手段,但目前没有一种客观指标来鉴别滤波器的降采样效果,因为至少需要空间金字塔的两层原始信号才能计算滤波器的降采样峰值信噪比(PSNR)。为解决此难题,本文建立一种研究路线:先基于视频影像数据评选确定一个性能优秀的降采样滤波器,然后验证该滤波器降采样生成遥感金字塔的主观目视效果,提出一种沿图像纹理方向滤波的降采样方法TDFA(texture direction filtering approach),可生成高质量的空间影像金字塔。方法 本文把降采样与升采样结合提出一种重采样滤波对偶RSFP(re-sampling filter pair),作为当前层金字塔数据的一个逼近,用来评价降采样滤波器效果。基于RSFP评价手段,筛选出一种基于纹理滤波的金字塔生成方法TDFA:对每个8×8块,TDFA在直流、水平、135°、垂直和45°等5个方向中搜索确定图像的一个纹理方向,用一个3阶滤波器沿纹理方向实施降采样,效果优于目前最好的最邻近插值方法,无任何伪彩、锯齿、块效应或马赛克。结果 利用大量影像数据实验,同几个典型滤波器的降采样效果对比,TDFA提升平均PSNR的范围,对拉格朗日滤波器是7.29~8.44 dB;对双线性滤波器是6.26~7.40 dB;对AVS的1/4插值滤波器是5.80~6.84 dB;对最邻近插值是4.51~5.70 dB。结论 本文提出的纹理滤波降采样算法可以生成质量优于现有最好水平的遥感金字塔影像,也可以生成高质量的多层视频流媒体数据。所提出的重采样滤波对偶RSFP可以输出当前层的高精度预测,用于可伸缩视频编码处理。     

基于开关运放技术的低压带通滤波器设计

探讨了基于开关运放(switched-opamp)技术实现全差分开关电容滤波器设计.此滤波器的设计采用0.35μm CMOS工艺,电源电压为1V,采样频率为5MHz.可关断的运算放大器作为滤波器的核心采用了新的共模反馈电路形式,降低了电路的复杂性,提高了采样频率.该设计采用了TSMC 0.35μm工艺模型进行仿真通过.     

一种面向Sigma Delta ADC的数字降采样滤波器的设计

近年来Sigma Delta模数转换器得益于其优异的性能,在各个领域都有广泛的应用。本文提出了一种面向Sigma Delta ADC的数字降采样滤波器,能满足多种工业、医疗测量场景应用。该应用场景下对数字滤波器提出了高精度、低功耗、线性相位的需求。本文设计的数字滤波器使用两级非递归定系数FIR滤波器对CIC滤波器进行补偿,形成平坦的通带与较窄的过渡带。同时,复用乘法器与加法器使得硬件资源消耗大大降低。所设计的数字抽取滤波器通带为0.92kHz,通带纹波为±0.02dB,阻带为1.5kHz。该设计基于TSMC 180nm CMOS工艺,工作在1.8V电源电压和128的过采样率。仿真结果显示,级联三阶一位量化的调制器后,能在1kHz带宽下实现95dB的SNDR,以及100dB的DR。     

一种SDA数字滤波器的低功耗设计

SDA（Serial Distributed Arithmetic,SDA）数字滤波器具有速度快、结构规整等优点,广泛应用于数字信号处理器芯片级电路实现中.SDA在采样数据值位跳变频率比较高时,会导致很大的移位寄存器功耗,降低了SDA的性能、功耗比.研究SDA数字滤波器的低功耗设计,主要途径是通过一种优化阶符的二进制数据表示方式来表示采样数据,以达到减小采样数据值位跳变频率的目的,从而实现减小SDA数字滤波器的功耗.实验结果表明,本文研究的低功耗设计方法可有效减小SDA数字滤波器10%的功耗.     

多阶微分采样及其在高速ADC系统中的应用

首先阐明了多阶微分采样的原理，给出了更为简洁的完美重构条件。然后根据该条件导出了多阶微分采样完美重构滤波器组的频谱响应和理想的冲激响应。时理想滤渡器的冲激响应进行了延迟、截断和加窗来得到可实现的有限冲激（FIR）重构滤波器组，从而实现了高速的多阶微分采样型ADC系统。理论分析和仿真结果说明本文设计的重构滤波器组可以对多阶微分采样进行很好的重构，整个系统信纳比（SINAD）平均可迭83．3dB，无伪波动态范围（SFDR）平均达102．7dB。     

一种带宽直流放大器的设计

设计了一种由前置放大电路、可预置增益放大电路、低通滤波电路、后级放大电路、直流稳压电路及单片机控制电路组成的带宽直流放大器.其中增益放大电路由两级可变增益宽带放大器AD603组成,增益的预置由单片机实现,滤波器采用二阶巴特沃思滤波器,而后级放大电路可将输出电压有效值放大到10 V.整个设计实现了最大电压增益AV≥60 dB,并且增益连续可调,其制作成本低、电源效率高.     

异步采样率转换的FPGA实现

异步采样率转换是连接设备对采样数据独立处理的基础,设备接口之间采用异步采样率转换可有效去除连接设备之间时钟同步锁定的要求.本文先对采样信号特征进行分析,详细讨论了异步采样率转换的相关原理,给出误差分析.文中指出全数字高性能设计实现的两个难点:精确的相位与巨大的系数存储量,并针对这两个问题提出相应解决方法:数字锁相环与系数多项式插值.文章在分析传统多项式插值的基础上,根据CIC低通滤波特性,提出一种新的多项式系数插值生成方法,仿真结果表明,三次多项式插值在不增加运算量的情况下镜像抑制比提高16 dB左右.最后给出基于FPGA的异步采样率转换实现.     

一种八阶开关电容带通滤波器的设计

采用数模混合CMOS工艺,设计了一种八阶开关电容带通滤波器以及辅助的低通抗混叠滤波器和平滑滤波器。仿真结果表明设计的开关电容滤波器实现了中心频率57KHz,通带增益20dB,3dB带宽3KHz,阻带衰减35dB。设计的开关电容滤波器在一款RDS解调芯片中成功实现了RDS信号的中频选择功能。     

数字下变频中的FPGA高效滤波器设计

介绍了一种在FPGA上实现高效窄带有限冲击响应滤波器(FIR)的设计方法.该方法利用数字下变频抗混叠滤波器的多速率和窄带的特点,采用插值FIR滤波器(IFIR)和多相滤波器相结合的设计思路,实现了该滤波器的高效设计.     

新颖交流交流变换中运算放大器设计应用

使用CSMC 0.6um CMOS工艺设计了一个运算放大器,并构成功能模块用于交流-交流变换电路。该放大器由差分输入级和共源输出级构成,使用了密勒电容补偿和调零技术。仿真结果表明∶在1.73mW的低功率消耗下,提供71.7dB的直流增益、67°的相位裕度和7.7MHz的单位增益带宽.并应用该放大器构成绝对值电路和带通滤波器两种功能模块。     

基于GSM接收机的集成多相滤波器设计

本文介绍了用于GSM接收机的低中频多相滤波器的设计,采用有源RC电路架构且单片全集成.设计采用TSMC0.18um CMOS工艺,通过spectre仿真,滤波器的中心频率为110kHz,带宽200kHz,增益30dB,镜像抑制比38dB.     

改进的抽取滤波器设计

在Sigma-Delta ADC芯片中,数字抽取滤波器电路占据了大部分面积。所设计的改进型Hogenauer CIC滤波器,将梳状部分进行优化,采用控制单元、加法器和寄存器代替传统Hogenauer CIC滤波器中的差分器,从而减小数字电路的面积。一个采用这种结构的4阶32倍降采样数字滤波器在Stratix Ⅱ系列2S30 FPGA芯片中实现。经过测试,耗费的硬件资源比传统Hogenauer结构滤波器减少11%。     

一种用于音频信号的Sigma-Delta A/D转换器设计

基于SMIC 180 nm混合信号CMOS工艺,实现了一种应用于音频信号的16 bit四阶级联Sigma-Delta ADC.其过采样率为64,信号带宽为20 kHz.数字滤波器采用CIC抽取滤波器、CIC补偿滤波器及半带滤波器级联实现,其通带纹波小于0.01 dB,阻带衰减达到-100 dB.在1.8V电源电压下,该ADC整体功耗约为2.34 mW.信噪失真比可达95.9 dB.     

SIW交指带通滤波器的设计及仿真

介绍了一种双层SIW带通滤波器,两层之间采用交指结构实现谐振,输入输出采用共面波导形式.所设计的毫米波滤波器芯片尺寸仅有7 mm×3.5 mm×0.8 mm,使用三维高频电磁仿真软件对该结构进行仿真和优化,结果表明滤波性能符合设计要求:中心频率10.6 GHz、带宽2.5 GHz、带内插损2 dB.最后阐明了基于MEMS技术的该滤波器的工艺制作流程.     

混合集成加速度传感器信号处理及滤波器的设计

本文提出了一种基于DSP(digital signal processor)的混合集成光学加速度传感器信号处理和滤波器的设计方法,对其工作原理及采样特性进行了的分析和讨论.完成了信号处理电路的硬件和软件设计,并对其滤波器性能进行了测试.测试结果表明此系统也可以实时、可靠地完成对加速度信号的滤波,达到了实用的要求.     

用于Sigma—DeltaADC的数字抽取滤波器研究

该文提出了一种对数字抽取滤波器的参数进行自动优化设计的方案。针对降低数字抽取滤波器的面积和功耗,对确定合适的CIC抽取滤波器的级联数目和抽取因子以及半带滤波器的级联数目和阶数进行了讨论和分析。采用上述方案,实现了一个256倍的降频,输入信号采样频率为512kHz,输出信号频率为2kHz,输出信号的信噪比（SNR）为110dB的数字抽取滤波器。最后用Simulink软件进行了仿真验证。