共查询到10条相似文献,搜索用时 31 毫秒
1.
嵌入式只读存储器的内建自测试设计 总被引:2,自引:0,他引:2
刘峰 《计算机测量与控制》2006,14(5):589-591,599
随着存储器件日益向着高速、高集成方向发展,依靠外部设备对嵌入式存储器的测试变得越来越困难,内建自测试是解决这个问题的有效方法;文中详细分析了存储器的故障表现和诊断算法,给出了嵌入式只读存储器的内建自测试的一种设计实现,同时研究了将边界扫描技术与只读存储器的内建自测试相结合、形成层次化系统芯片SoC的设计策略. 相似文献
2.
一种嵌入式存储器内建自测试电路设计 总被引:2,自引:1,他引:1
随着存储器在芯片中变得越来越重要和半导体工艺到了深亚微米(deep-sub-micron,DSM)时代,对存储器的故障测试变得非常重要,存储器内建自测试(memory built—in self—test,MBIST)是一种有效测试嵌入式存储器的方法;给出了一种基于LFSR的存储器内建自测试电路设计,采用LFSR设计的地址生成器的面积开销相当小,从而大大降低了整个测试电路的硬件开销;16×32b SRAM内建自测试电路设计实验验证了此方法的可行性,与传统的方法相比,它具有面积开销小、工作速度快和故障覆盖率高等优点。 相似文献
3.
4.
面向存储器核的内建自测试 总被引:2,自引:0,他引:2
存储器内建自测试是当前针对嵌入式随机存储器测试的一种经济有效的途径。它实质是BIST测试算法在芯片内部的硬件实现,形成“片上BIST测试结构999作为E-RAM核与芯片系统其他逻辑电路的接口,负责控制功能,实现片上E-RAM的自动测试。根据一个实际项目,本文介绍了MBIST的整体设计过程,并针对测试开销等给出了定量和定性的讨论。 相似文献
5.
针对嵌入式Cache的内建自测试算法 总被引:4,自引:0,他引:4
通过分析嵌入式Cache存储器中使用的双端口字定向静态存储器(SRAM)和内容可寻址存储器(CAM)的功能故障模型,提出了有效地针对嵌入式应用的DS-MarchC E和DC—March CE测试算法,解决了以往算法用于嵌入式系统时故障覆盖率低或测试时间长导致测试效率低的问题.利用March CE算法并结合Cache系统的电路结构特点,设计并实现了一套集中管理的内建自测试测试方案.此方案可以并行测试Cache系统中不同容量、不同端口类型的存储器,并且能够测试地址变换表(TLB)的特殊结构,测试部分面积不到整个Cache系统的2%. 相似文献
6.
对组合电路的测试提出了一种将确定性测试生成方法与内建自测试相结合的设计方案;设计实现了利用D算法生成的测试矢量和伪随机测试序列生成电路共同构成测试矢量生成模块,利用内建自测试方法完成可测性设计,并将两者结合得出组合电路内建自测试的改进方法;分析与实验结果表明,该方法能减少系统硬件占用,同时具有测试向量少、故障覆盖率高的特点。 相似文献
7.
现代数字集成电路因规模庞大而导致测试困难,内建自测试是一种有效的可测性设计技术;由于内建自测试在电路内部设计测试生成与分析模块,需要消耗额外的硬件资源;通过对测试生成与特征分析模块的结构分析,提出基于硬件结构复用的可重构逻辑块观测器,并基于该模块设计了可重构的内建自测试结构;仿真结果表明,该测试结构通过硬件结构的时分复用,能有效地降低硬件资源消耗,测试逻辑正确有效,测试速度较快。 相似文献
8.
基于算术加法测试生成,提出了VLSI中加法器的一种自测试方案:加法器产生自身所需的所有测试矢量.通过优化测试矢量的初值改进这些测试矢量,提高了其故障侦查、定位能力.借助于测试矢量左移、逻辑与操作等方式对加法器自测试进行了设计.对8位、16位、32位行波、超前进位加法器的实验结果表明,该自测试能实现单、双固定型故障的完全测试,其单、双故障定位率分别达到了95.570%,72.656%以上.该自测试方案可实施真速测试且不会降低电路的原有性能,其测试时间与加法器长度无关. 相似文献
9.
软件内建自测试是软件测试和可测性设计研究领域中的一个新概念,其思想来源于硬件内建自测试BIST(BuildinSelfTest)。软件内建自测试为程序员提供一套预先设计好的模板,由模板对所编写的程序植入测试信息,实现软件内建自测试以解决软件测试难的问题。模板是软件内建自测试系统的基石,其内容关系到整个系统的性能和效果。具体讨论了模板的实现,根据软件故障模型对代码进行改装,从而减少程序出错的概率,同时为软件内建自测试系统中测试用例的生成提供了更丰富的信息。 相似文献