基于修正ANT逻辑高速树形32 Bit Carry Lookahead加法器

一种用修正全NMOS管逻辑（ANT）实现的树形结构高速32bit carry Lookahead加法器,使用两相时钟动态CMOS逻辑、修正不反向ANT逻辑和二进制树形结构实现。该加法器运用0．25μm工艺,文中给出了修正ANT逻辑中所有晶体管的宽长尺寸和仿真结果,最高工作频率为2GHz。计算结果在3．5个时钟周期后有效。     

64位超前进位对数加法器的设计与优化

设计一个应用于高性能微处理器的快速64位超前进位对数加法器.通过分析超前进位对数加法器原理,提出了改进四进制Kogge-Stone树算法的64位超前进位对数加法器结构,并结合使用多米诺动态逻辑、时钟延迟多米诺逻辑和传输门逻辑等技术来设计和优化电路.该加法器采用SMIC 0.18 μm CMOS工艺实现,在最坏情况下完成一次加法运算时间为486.1 ps,与相同工艺和相同电路结构采用静态CMOS实现相比,大大减少了加法器各级门的延迟时间,取得良好的电路性能.     

高速动态电路设计

本文介绍、分析了动态电路（Domino电路）的基本原理和特点，并提出了一整套在加法器进位链中应用动态电路的具体电路。     

一种静态电路兼容的4GHz 64位动态加法器设计

设计了一个与静态电路兼容的64位动态加法器,采用嵌入逻辑的动态触发器,以及多相位时钟技术,实现了与上、下级静态电路的接口.在加法器内部采用稀疏先行进位策略平衡逻辑路径长度以降低内部负载,提高性能.在STMicro90nmCMOS工艺下,该加法器可工作在4GHz时钟下,功耗45.9mW.     

改进结构的64位CMOS并行加法器设计与实现

介绍了一个用于高性能的微处理器和DSP处理器的快速64位二进制并行加法器.为了提高速度,改进了加法器结构,该结构大大减少了加法器各级门的延迟时间.基于改进的加法器结构,有效地使用动态复合门、时钟延迟多米诺逻辑和场效应管尺寸缩小技术,可以取得良好的电路性能.该加法器采用UMC 2.5V 0.25μm 1层多晶5层金属的CMOS工艺实现.完成一次加法运算的时间是700ps,比传统结构的加法器快20%;面积和功耗分别是0.16mm2和200mW@500MHz,与传统结构加法器相当.     

改进结构的64位CMOS并行加法器设计与实现

介绍了一个用于高性能的微处理器和 DSP处理器的快速 6 4位二进制并行加法器 .为了提高速度 ,改进了加法器结构 ,该结构大大减少了加法器各级门的延迟时间 .基于改进的加法器结构 ,有效地使用动态复合门、时钟延迟多米诺逻辑和场效应管尺寸缩小技术 ,可以取得良好的电路性能 .该加法器采用 U MC 2 .5 V 0 .2 5μm 1层多晶 5层金属的 CMOS工艺实现 .完成一次加法运算的时间是 70 0 ps,比传统结构的加法器快 2 0 % ;面积和功耗分别是0 .16 m m2和 2 0 0 m W@5 0 0 MHz,与传统结构加法器相当 .     

高速双模前置分频器的速度优化设计

给出了一种新的高速动态有比cMOS D触发器的设计.在分析64/65双模前置分频器工作原理的基础上,提出了提高其工作速度的方法,运用单相时钟(TSPC)动态CMOS、伪NMOS等电路技术,设计了多种内部电路结构.经HSPICE模拟,在0.8μmCMOS工艺、电源电压为5V的条件下,最高时钟频率达到了1.7GHz,其速度和集成度远远超过静态CMOS电路.     

用于H.264编解码的面向HDTV应用的动态可重构多变换VLSI结构

提出了一种新的支持MPEG-4 AVC/H.264标准4×4整数变换的动态可重构结构.首先,针对4×4正反变换分别推导了两个新的二维直接信号流图.进而设计了一个面向HDTV应用的动态可重构多变换结构.该结构无需转置寄存器且计算单元仅需16个加法器(减法器).采用0.18μm CMOS工艺实现了该电路结构.结果表明,最高...     

基于状态方程行为描述的模拟集成电路的自动综合

为实现用状态方程组描述的模拟集成电路的自动综合，本文提出了一种结构级分解和单元电路综合相结合的方法。在引入简单函数概念的基础上，通过采用语法分析，去冗处理和加法器归并第三个步骤使结构分解变得简便易行；在单元电路综合方面，采用基函数的线性组合来实现所需的电路行为，并详细地讨论了其函数的选择，组合系有计算和相关的电路实现技巧。     

小波变换的电路集成

小波变换是信号分析和处理中的重要方法．本文设计了一种实现小波变换的集成电路．它充分利用了算法本身的特点，采用电路复用的方法，节省了电路单元的需要量，并且，采用并行和流水线的电路结构，使得工作速度较快．平均每个时钟周期内输出一个小波变换结果．时钟的频率由加法器延时决定．电路得到了ＶＨＤＬ（硬件描述语言）的模拟和验证．     

高性能算术SIMD模块的电路设计

算术SIMD模块是我们自主设计的高性能DSP中的关键模块.基于0.13微米工艺,提出了改进的SIMD指令实现算法,设计实现了算术SIMD模块的电路与版图,根据指令特点,提出了结果产生的两级选择结构,采用有限动态电路设计了SIMD加法器和比较判零子模块.用Nanosim工具实现了版图后模拟及时序分析的自动化,版图后延时控制在750ps以内,满足了高性能DSP芯片的时序要求.     

TDM系统高速CMOS单片集成复用/解复用器的研究

本文分析了TDM系统中复用器和解复用器的电路结构,通过比较各种结构之间的优缺点和应用特点,提出了10Gb/s速率工作的复用和解复用器结构及其内部所应采用的电路.进而,本文着重研究了系统中关键的同步电路,给出了具体的设计和优化方法.采用TSMC 0.25 μm CMOS 工艺,本文制作了四种不同的同步触发器并对其性能进行了比较,其中双预充电TSPC触发器可工作在4GHz.以此为基础,本文还设计了半静态结构工作在1.25Gb/s速率的10:1复用器、1∶10解复用器以及TSPC结构工作在1.5625Gb/s速率的5∶1复用器和CML结构工作在10Gb/s速率的1∶4解复用器,通过在晶片测试,其结果表明电路功能正确、工作稳定,达到了设计要求,证明了本文提出的设计方法的可行性和正确性.     

MCML结构高速低功耗加法器设计

通过分析MCML结构的设计方法，设计了高速低功耗四位并行加法器，采用TSMC 0．25 CMOS标准工艺完成设计。该电路工作频率达到1GHz，功耗为1．5mW，用于实现高速数字系统加法器单元。     

基于FPGA的快速加法器的设计与实现

加法器是算术运算的基本单元，可以有多种实现结构，采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA的常用加法器的结构及其设计方法，对各自性能加以分析比较，在此基础上采用流水线结构设计了一个8位的加法器。并在Xilinx公司的ISE5．2i软件环境下，采用VHDL和Verilog HDL硬件描述语言进行了设计实现并使用Modelsim进行仿真验证，在此基础上对其性能进行了比较分析。实验结果表明流水线加法器的速度高于其他结构实现的加法器。     

基于电路三要素理论的三值绝热加法器设计

通过对加法器和绝热电路工作原理及结构的研究,本文提出一种三值绝热加法器设计方案.该方案首先以电路三要素理论为指导,推导出一位三值绝热全加器的元件级函数式,并利用自举的NMOS管实现相应的电路结构,完成对电路的能量注入和恢复.然后在此基础上,进一步得到四位三值绝热加法器.最后 PSPICE模拟验证所设计的电路具有正确的逻...     

USB3.0中五分频电路设计

基于65 nm CMOS工艺,分别采用CML电路和TSPC电路设计并实现一种新型五分频电路,适用于USB 3.0物理层中时钟频率的五分频转换,且输出占空比基本满足50%,仿真结果表明采用CML电路构建的分频器可稳定工作在8 GHz的输入时钟频率,此时功耗为1.9 mW,采用TSPC电路构建的分频器可稳定工作在10 GHz输入时钟频率,此时功耗为0.2 mW,2种分频电路都满足USB 3.0规范要求,完全达到预期目标。     

一种采用改进Domiono加法器的高速流水线乘法器

乘法器是数字信号处理系统中的关键。流水线乘法顺可以较小的代价获得较高的平均速度。本文给出了流水线乘法器的结构；提出了两种改进型Domino加法器电路；对改进型电路作了分析和模拟。模拟结果表明，采用新的改进剂Domino电路后，流水线乘法器的速度可以显著提高。     

DSP芯片中浮点加法器LOD电路的设计

DSP芯片中浮点加法器的速度制约着整个芯片的工作速度，浮点加法器中LOD电路的速度又是浮点加法器工作速度的瓶颈。因此，我们可以通过对LOD电路的改进，来提高整个DSP芯片的工作性能。我们从LOD的组成结构和逻辑两个方面进行设计，实现了一种快速、高效的LOD电路。它针对处理的数据格式为TMS320C3X扩展精度浮点数据格式。     

基于DSP处理器的加法器的设计

从延迟、功耗、面积等方面对加法器的实现方式性能的比较，适应兼容TMS320C54XDSP处理器的高速、低功耗的需要和结构特点，而采用超前进位加法器的两种设计方案，通过两种方案性能对比和结果分析，最终采用4位一组的分组结构．完成了DSP处理器的40位加法器的设计。     

用于彩色PDP中的误差扩散电路

采用子场技术来实现灰度显示的彩色等离子体显示器（PDP），在显示运动图象时会出现动态假轮廓现象，延伸编码的子场方案是一种行之有效的减少动态假轮廓的方法，但存在显示灰度等级不足的缺点，为此，引入误差扩散电路，在视觉上大大提高了彩色PDP的显示灰度等级，使图象质量大为改善。