一个门级逻辑模拟程序

门级逻辑模拟主要用于检查逻辑图的正确性。它比寄存器传输级模拟得更细。我们以一台具体机器所用的元件为背景,设计了一个门级逻辑模拟程序。计算,打印出该机器节拍转换器的节拍波形,验证了逻辑设计的正确性。对于类似元件的逻辑,均可用本程序来进行模拟。对于其它性能的元件,本程序只要加入有关计算该元件性能的子程序,也可使用。     

面向事件的逻辑模拟程序LOGSIM

一、概述 逻辑模拟是一种很好的辅助逻辑设计方法,它是把一个系统或电路由设计引向实现的过程中很重要的一环。本文介绍一个在IBM-PC机上运行的逻辑模拟程序LOGSIM。 LOGSlM是在分析参考文献[1]中的逻辑模拟程序PROTOSIM后开发的。PROTOSIM     

逻辑模拟智能教学写作环境的研究

基于智能教学系统(ITS)模型,本文将数字系统自动化设计逻辑模拟的抽象级概念、描述工具及模拟算法等问题引入到计算机辅助教学研究领域,在对逻辑模拟教学环境进行分析的基础上,提出了一个由辅助教学系统写作环境支持下设计ITS教学策略、实现领城知识表示的方法,并将逻辑模拟ITS写作环境定义为二元组AE=(T,R),进而讨论了逻辑描述、逻辑图构造、指令负载描述、操纵逻辑模型运行的模拟机制以及为获取模型相关组织说明的学习机制的设计等问题。     

基于PROLOG语言的数字电路逻辑模拟

文章阐述了ＰＲＯＬＯＧ语言在数字电路逻辑模拟中的应用,通过一些具体电路说明ＰＲＯＬＯＧ语言用于对门级和功能块级电路的描述及模拟的便利之处,对不同的电路采用不同的方法,ＰＲＯＬＯＧ语言的灵活性和推理技术,为逻辑模拟提供了新的技术和手段。     

数字电路门级并行逻辑模拟

对基于事件驱动的电路门级并行逻辑模拟算法和相应的电路划分算法进行了研究。在保守协议的基础上,模拟算法采用流水线技术避免了死锁;采用事件打包,消息队列和非阻塞通讯技术减少了消息传递开销。在聚集分解的基础上,电路划分算法对组合或时序电路都可进行非循环划分,保证流水线模拟不会出现死锁。在曙光集群上采用MPI实现了模拟算法,对ISCAS部分电路进行实验,获得了很好的加速比。最后提出采用预模拟方法的电路划分改进方案。     

面向功能向量的并行逻辑模拟EI北大核心CSCD

为了提高数字系统中功能向量的模拟效率并获得良好的性能扩展性,提出一种并行逻辑模拟算法.首先针对异质计算中图形显卡和多核微处理器的架构特性,结合同层级逻辑门仿真的任务并行性和竞争包容的事件管理机制;然后采用基于位操作的门运算、基于时帧的模拟以及基于VCD的功能向量进行逻辑仿真.在超百万门的开源电路openMSP和ISCAS89上的实验结果表明,对比单线程算法,功能向量模拟可以获得8.9~86.8的性能加速比,且加速比与电路的规模成正比.     

基于时间偏差的并行逻辑模拟的动态负载平衡

随着大规模集成电路的复杂性日益增加,逻辑模拟开始采用并行离散事件模拟技术。在现有的基于时间偏差协议的并行逻辑模拟系统的基础上,提出了一个动态负载平衡模型,模型能够针对模拟时的负载变化,进行以一组模拟对象为单位的迁移以实现负载平衡。提出模拟推进度的概念,作为对并行逻辑模拟过程中的负载进行准确的衡量标准。     

时间偏差算法中通讯接口的研究及实现

时间偏差算法是一种实现并行离散事件模拟的协议,其目的在于利用并行平台并发地执行大规模离散事件的模拟,以缩短仿真时间。为保证结果的正确性,并行模拟必须解决同步问题。时间偏差算法利用虚拟时间来同步各模拟部分之间的执行,通讯接口是利用虚拟时间及回退策略实现同步的部分。对该部分进行了深入的研究,提出了一种优化的实现方案,并对其性能进行了分析。     

逻辑模拟验证中波形离散化及冒险问题研究

依照布尔过程论中有关波形的描述,研究并设计了便于逻辑模拟响应数据采集的激励输入方法,按照波形离散化的要求,控制两次激励的间隔时间,解决了响应数据间的干扰问题;通过采用加入逻辑门的方法,推迟指定跳变的发生时间,从而避免了冒险现象,同时还保留了原电路的逻辑关系.     

时延差驱动的门级耗估算算法

提出一种基于ROBDD图和时延差的组合电路门级平均功耗估算算法，该算法适用于单位延迟模型和一般的延迟模型。算法用时匀质Markov链模型描述信号的变化，电路中各节点的开关活动率用功能翻转与毛刺翻转之和来衡量；根据信号之间的再汇聚特性生成超门，构造局部的ROBDD图（最简有序二叉决策图）来估算功能翻转；根据信号到达单元门各输入端之间的延迟差，构造毛刺产生模型，估算毛刺翻转。该算法通过构造 节点的有约束超门缩小了ROBDD的规模；在考虑信号再汇聚而导致的信号相关性的同时，还比较精确地考虑由于延时误差而产生的毛刺功耗。实验结果显示，与Monte-Carlo统计模拟方法相比，算法的估算精度在10％以内，运行速度要快一个数量级。     

时延差驱动的门级功耗估算算法

提出一种基于 ROBDD图和时延差的组合电路门级平均功耗估算算法 ,该算法适用于单位延迟模型和一般的延迟模型 .算法用时匀质 Markov链模型描述信号的变化 ,电路中各节点的开关活动率用功能翻转与毛刺翻转之和来衡量 ;根据信号之间的再汇聚特性生成超门 ,构造局部的 ROBDD图 (最简有序二叉决策图 )来估算功能翻转 ;根据信号到达单元门各输入端之间的延迟差 ,构造毛刺产生模型 ,估算毛刺翻转 .该算法通过构造节点的有约束超门缩小了ROBDD的规模 ;在考虑信号再汇聚而导致的信号相关性的同时 ,还比较精确地考虑由于时延差而产生的毛刺功耗 .实验结果显示 ,与 Monte- Carlo统计模拟方法相比 ,算法的估算精度在 10 %以内 ,运行速度要快一个数量级 .     

波形法逻辑模拟算法——一个面向过程的算法

本文阐述的波形法模拟算法是一个面向过程的,在时间上高度并行的逻辑模拟算法。对以往的均是面向事件的逻辑模拟是一个突破。它对提高逻辑模拟效率及数学形式化做了工作,并给出了触发器元件的计算公式。     

逻辑模拟的一种算法——分块模拟法

前言门级逻辑模拟通常采用表格驱动法,这种算法需要多种静态和动态表格,信息量很大,如果不动用外存储器,很难对规模较大的数字逻辑系统进行模拟。但是,如果按普通的复盖方法,则由于表格驱动法的特点,模拟过程(其实逻辑描述语言的编译也一样)将是随机用盘的,即使使用虚拟存储,用盘次数也必然非常频繁。这不仅会使响应时间拖得很长,而且也必然增加了很多用盘的开销。为了解决大型逻辑电路的逻辑模拟问题,我们在表格驱动法的基础上提出了一种分块模拟算法,使得在每个模拟时刻里用盘次数尽可能地少。在我们已建立的系统中最多不超过2 N—2次。这里N是逻辑电路分块的总块数。由此看出只要有稳定可靠且速度较快的磁盘,     

循环的一种静态分析方法

本文提出了循环的一种静态分析方法,即左模拟执行前,对网络中存在的循环进行静态分析,进而把对循环的处理转化为对网络线初始相位的确定,简化了对循环的处理。文中所用的算法都是基于文献中所描述的数据结构,本文还提出了对循环进行静态分析所用到的几个定理及其证明。模拟器LOSIM中使用了静态分析方法,使得LOSIM可对组合网络,同步时序网络、异步对序网络和在给定的初始条件下就己存左振荡的网络进行模拟。同时,也提高了模拟器运行的效率。     

介绍一个逻辑模拟系统

引言在逻辑设计过程中,设计者为了保证逻辑的正确性,需要花大量的时间,对他的设计进行反复地审查。尽管如此,往往在调机的时候,仍然可能发现这样或那样的逻辑错误。由于从逻辑设计到调机,一般要经过工程化、框插件、布线、插件制板、插件测试、底板接线和安装等几个阶段,所以在调机的时候,发现逻辑错误,进行逻辑修改,将会造成人力、物力和时间上的极大浪费。因此,在设计阶段尽可能避免逻辑错误是很有意义的,也是设计者十分关心的事。     

LM200逻辑模拟系统

<正> 一、前言 LM200逻辑功能模拟系统是在美国AR1ZONA大学研制的HPSIM3模拟器基础上,经改进和开发而建立的。HPSIM3模拟器是以AHPL语言为描述工具的寄存器传输级模拟器。文献〈1〉、〈2〉、〈3〉对AHPL语言和HPSIM3摸拟器作了详细介绍,本文不再赘述。 HPSIM3模拟器的主要功能有以下几个方面:①能通过检查寄存器间数据传输逻辑关系来验证指令操作表的正确性。②可以进行微程序摸拟。③能够对复杂的同步时序网络的逻辑功能进行模拟。尤其是便于同时完成多模块系统的并行模拟。LM200系统完全保留了HPSIM3模拟器的这些功能。仅对少量程序错误做了修改。     

开放的VHDL模拟环境OVSE

本文介绍了一个开放的ＶＨＤＬ模拟环境。其基本模块包括：编译器、展开器、连接器和模拟器ＨＳＩＭ，可完成逻辑级的层次设计验证。重点阐述了开放ＶＨＤＬ编译的基本思想，简单叙述了模拟器的前端和后端共享开放模块。这些开放模块研制加环境新的ＶＨＤＬ工具提供了便利的支持。     

HDL语言与逻辑模拟系统

本文提出了一个类似APL的寄存器传输级硬件描述语言(HDL),并为它设计了一个在微型计算机上实现的模拟系统HDLSM。HDL语言是根据APL语言特点,吸取了DDL、CDL等语言的一些长处设计的,引进了相容操作,有限自动机的概念,方便了并行操作,实现了异步自动机相互之间的调用。HDLSM中采用了机器排序的方法。它们可以用作硬件的描述和模拟,作为硬件设计和硬件教学的辅助工具。     

一种实用的数字电路CAD系统

本文主要介绍了一种逻辑模拟测试器ＳＴ的设计思想和工作原理， 出了系统硬件结构和处理流程。