高吞吐率浮点FFT处理器的FPGA实现研究

受浮点操作的长流水线延迟及FPGA片上RAM端口数目的限制,传统H可处理器的吞吐率通常只能达到每周期输出一个复数结果。本文用FPGA设计并实现了一种高吞吐率的IEEE754标准单精度浮点FFT处理器,通过改进蝶形计算单元的结构并重新组织FPGA片上RAM的访问,该处理器每周期平均可输出约两个复数计算结果,吞吐率约为传统FFT处理器吞吐率的两倍。对于1024点FFT变换,可在（512＋10）＊10=5220周期内完成。     

高数据吞吐率Reed-Solomon解码器

提出了一种新型的高数据吞吐率RS解码器,它采用无除法Berlekamp Massey,Chien和Forney等算法实现。该解码器采用一种新型的结构化复接流水线结构,具有很高的效率和突出的吞吐能力。根据设计实现的解码器性能,该解码器相比现有的解码器具有显著的吞吐率增益。     

高吞吐率和高公平性混合传感网络

人们对传感网络吞吐率和公平性的要求越来越高,但是利用现有无线传感网络技术改善其传输性能却是非常困难的,因此基于现实工程中存在的一类特殊应用场景,设计了利用混合传感网络来改善传统无线传感网络低吞吐率以及低公平性的方法。首先针对固定传感网络论证了其最优吞吐率分配机制,其次针对网络布线问题设计了贪婪算法、K-自增聚类算法和混合算法3种启发式算法。仿真结果表明,混合算法相对于其他两种算法而言,网络最小节点吞吐率至少提高了75%,具有最优的算法性能,可以显著改善传感网络的性能。     

基于冲突检测的高吞吐NVM存储系统

非易失性存储器(non-volatile memory, NVM)是解决计算机系统存储墙问题的有效手段,但现有的I/O栈缺乏相应的适应和优化机制,特别是基于文件系统的锁机制是影响NVM存储系统性能的重要因素.将存储系统访问请求的管理嵌入到存储设备中,利用NVM存储设备自主管理访问请求,使用基于冲突检测的方法代替基于文件系统的现有锁机制,提高操作系统执行访问请求的并发度,缓解设备接口带来的瓶颈问题.给出了高吞吐NVM存储系统的结构,设计了一种基于二维链表的访问请求管理方法减少访问请求管理中的冲突,一种基于冲突检测的访问请求调度算法用于管理NVM存储设备中共享的访问请求,并给出了新访问请求提交和已有访问请求释放流程,并基于Intel的开源NVM存储设备模拟器PMEM实现了HTPM的原型系统,使用Filebench中的多种负载和Fio测试了HTPM的吞吐率和I/O性能,实验结果表明：HTPM相比PMEM最大能提高31.9%的IOPS值和21.4%的I/O性能.     

安全就是要实现技术的优势

安全领域的攻击和反攻击就像矛与盾一样从来没有停止过对抗。随着各种新型的攻击不断出现,逃逸技术和反逃逸技术的对抗充满了创造力,也充满了故事性。信息安全行业的使命就是通过应对对手日益复杂的攻击方法,更好地实现一个安全的互联世界。     

并行高吞吐率多模极化码编码器设计

为获得可以支持多种码长、具有更高吞吐率的极化码编码器,提出一种32 bit并行级联的多模极化码编码器结构。每时钟周期内更新生成矩阵的32行,进行32 bit并行编码,从而加快编码速度。通过两级编码结构的级联简化编码器结构,以支持64 bit～4 096 bit码长的极化码编码。实验结果表明,在Xilinx XC6VLX240t的FPGA上,该编码器主频为303.82 MHz,吞吐率为9.72 Gb/s,寄存器与查找表资源相比快速傅里叶变换结构分别降低了77.6%与63.3%,在65 nm CMOS工艺下主频可达0.796 GHz,吞吐率可达24.615 Gb/s。     

高吞吐率低时延图像DCT处理器设计

针对高分辨率、高帧率图像实时压缩问题,设计了一种应用于高速图像JPEG压缩编码系统的离散余弦变换(DCT)处理器.设计的DCT处理器基于Virtex-7系列FPGA,充分利用并行和流水线处理技术,采用基于蝶形流图结构的行列分解算法,实现了快速二维离散余弦变换(2D-DCT).为了提高数据吞吐率,设计了双核DCT处理单元...     

高伪装高交互蜜罐技术的研究与实现

针对传统蜜罐存在伪装度低与交互性差的问题,设计一个层次化清晰的高伪装与高交互蜜罐系统。该系统包括数据引入层、伪装层、数据检测层、数据重定向层和应用服务器集群组。利用代理ARP技术、虚拟路由技术、libpcap实现的协议处理技术、数据重定向技术,该系统实现了路由伪装、IP地址伪装、操作系统伪装、高交互服务伪装、漏洞伪装等网络伪装技术。     

一种VPN的吞吐率保证实现方法

提出了一种实现VPN吞吐率保证的方法,这种方法基于对流量层次速率编码,通过速率加权可以和拥塞控制服务合并在一起来实现VPN吞吐率保证。而且支持多级的服务质量划分和有效的性能保证。     

基于内外混合流水线的高吞吐率AES结构

提出了一种基于加解密轮内外流水线的、高性能及高吞吐率的128 bit AES算法的硬件实现方法.在此之前人们多采用查找表来实现AES算法中的SubBytes和InvSubBytes转换过程,本设计则仅仅使用了进行复合域运算的组合逻辑单元,硬件面积得以缩小,同时还可以将组合逻辑单元划分为6级次级流水线,轮外和轮内流水线得到更深层次的利用.使用本设计方案,在Altera DE2-115设备上以570 MHz频率实现的加密器可以达到73.562 Gb/s的吞吐率.     

把握客户需求建立技术优势实现无忧电子商务

在Internet高速发展的今天,我们已能触摸到网络社会给我们的生活、学习、工作带来的方便、惬意与高效。个人和企业将越来越多的商务活动放到网络上,而网络存在的安全问题也越发严重。据统计,全世界由于信息安全系统的脆弱性而导致的经济损失,每年达数百亿美元,信息安全的威胁将严重阻碍信息化时代的进程,阻碍人们享受网络生活的舒心与便捷。为确保信息化的健康发展,一批专家学者提出了网络社会构架的金三角模型。     

一个提高机群文件系统吞吐率的方法及其实现

随着工作站机群系统的迅猛发展,I/O瓶颈问题也日益严重。性能优良的机群文件系统对机群系统而言至关重要。吞吐率是指在单位时间内所处理的作业数,它是评价系统性能的一个重要指标。论文提出用路径名的多成分查找来提高文件系统的创建删除吞吐率,给出并在PVFS上实现了一个路径名多成分查找方法。文章的最后对PVFS进行了优化前后的性能比较,并给出了自己的结论。     

用DSP实现光栅高准确度细分技术

对提高光栅的细分准确度进行了研究,提出了一种查表和插值相结合的方法,并用该方法设计了一个光栅测量系统,系统采用硬件对光栅莫尔条纹进行二细分和判向、用高速并行A/D转换器进行数据采样、用数字信号处理器完成插值算法,具有高速、高准确度的特点。     

一种高吞吐率低成本的AES协处理器设计*

设计了一种高吞吐率低成本的AES协处理器。在加解密过程中采用共享技术,S盒采用复合域算法,减少了面积的需求;在轮内设计四级流水结构,有效地缩短关键路径,从而提高了处理器的数据吞吐率;同时在密钥扩展模块内插入寄存器,保证了轮密钥与轮循环的同步。基于Virtex II Pro FPGA 芯片（90 nm工艺技术）实现该结构,消耗面积仅约2 118 slices;在最高工作频率189 MHz下,128位加密的数据吞吐率达到1.8 Gbps。与同类设计相比,该处理器吞吐率/资源消耗比值较高。     

面向工业无线汇聚网络的高吞吐率MAC协议

汇聚网络是工业传感器网络的常用拓扑形式。汇聚网络的隐藏终端是影响网络吞吐率的重要因素,目前常用信道预留机制来加以解决。此外,随着物理层数据传输速率的不断提高,相对短报文的现象日渐突出,使得用于信道预留的控制报文的开销相对增加。现有的IEEE802.11 DCF不能同时有效应对这两个现象。提出了取消信道预留方式来克服相对短报文问题,而对于由于信道预约取消所导致的隐藏终端问题,则以随机发送机制解决。为了获得最优的发送概率,设计了APCSMA协议,该协议以最大化节点吞吐率为目标,提出吞吐率最大化的必要条件,基于该必要条件,在主干扰模型下推导出节点均匀分布情况下的最优报文发送概率。从理论上分析了协议的网络吞吐率、延迟和能量效率。仿真结果和分析表明,APCSMA协议对于工业无线汇聚网络具有广泛的适用性。     

众核计算平台的高吞吐率密码算法加速

众核处理器适应于加速高吞吐率的计算密集型应用,而密码算法需要进行大量的数学计算,特别需要使用高吞吐率的计算平台。提出了一种面向众核平台的粗粒度并行加速框架,该框架不考虑算法内部的运算过程,将数据以计算函数为单位分配到众核协处理器上执行。使用MIC众核协处理器,采用三级并行结构及任务分配机制,提升了高吞吐率密码算法处理的并行性。针对多种密码算法应用的实验结果表明,该框架可充分利用众核平台实现粗粒度并行的高吞吐率加解密处理。     

ServerNet吞吐自如

美国天腾公司在突破现有服务器体系结构对吞吐量的限制方面取得了进展,其所研制的ServerNet体系结构使得数据可以不通过处理器,而是直接在服务器的内部流动,满足了新一代商业应用对可扩充的数据吞吐量的需求。