基于DSP的硬件数字音视频转码器的设计与实现

随着数字电视技术与网络多媒体服务的发展与融合,为多种用户终端提供不同格式的数字视频流服务成为了数字多媒体服务发展的一个重要技术。对于数字多媒体服务器,将源视频流通过音视频转码器转为各种不同的视频流格式是目前实现这一技术的主要方法。由于基于各种接入网络的多媒体终端对于多媒体数据需求的灵活性与多样性,视频转码器必须能够灵活地支持多种媒体格式、数据传送标准以及接口协议,并且具有高运算能力、低成本和灵活的可升级性。基于以上考虑,本文提出了一种基于数字信号处理器(DSP)的硬件数字音视频转码器设计,并详细阐述了其软硬件实现方案。     

一种基于DSP的H.264到H.263实时转码器

设计了一种基于DSP的H.264到H.263实时转码器,充分利用视频编解码过程的冗余信息,对传统结构的转码器进行改进,降低了转码运算复杂度.结合TMS320DM642的特点在DSP平台上完成了这两种转码器的优化实现.最终实验数据表明,传统结构转码器优化后转码速度能达到20f/s(帧/秒),而所设计的转码器则能实现CIF格式25f/s从H.264到H.263的实时转码,并且没有显著的视频质量损失.     

基于多DSP的H．264高清视频实时编码系统

最新H．264国际视频压缩标准为达到高效率的压缩性能而采用了复杂的算法,使得采用该标准实现高清视频编码压缩变得异常困难。参考相关论文,给出一种基于多条带、多DSP的并行编码系统。该系统按照DSP的数目及各DSP的处理能力,将当前高清视频图像横向上分割为大小不一的若干子图像并分别送各DSP进行并行编码压缩,最终合并各DSP生成的子码流,输出整帧图像编码压缩码流。测试结果显示,该系统对1920×1080P高清视频图像,在2～8Mb／s的码率下,可以达到每秒25帧以上的实时编码压缩。     

基于DSP的视频编码器设计与实现

用数字信号处理(DSP)实现视频图像的压缩编码应用灵活、扩展性好,可以克服专用芯片视频编码器和现场可编程门阵列(FPGA)视频编码器的一些局限性,有广泛的应用前景。论述了基于DSP64XX的视频编码器硬件平台,着重分析了编码器外部存储器高速数字信号的信号完整性问题,对数据线、地址线的信号传输波形进行了仿真、分析,并详细阐述了DSP视频编码器软件框架结构和软件优化策略。该编码器已在工程中广泛使用,性能稳定可靠。     

富士通半导体推出内置存储器并支持H．264码率转换功能的转码器

富士通半导体（上海）有限公司今日宣布推出三款内置存储器的第二代转码器MB86M01、MB86M02和MB86M03。这些新产品都是双向H．264／MPEG-2转码器,既能转换音、视频数据,又能实现视频信号到全高清格式的转换（1920×1080）。即使包括内置存储器在内,其功耗依然很低,仅为1．2W。样片将于2012年3月底开始提供。     

基于高速DSP的H.264视频编码器的实现和优化

H.264是由ITU-T和ISO联合制定的新一代视频编码标准,具有低码率、高质量的特点。TMS320C64x是美国德州仪器公司目前性能最高的定点数字信号处理芯片。该文在介绍H.264编码器新的技术特点的基础上,探讨了基于TMS320 C6416 DSP平台的H.264编码器的设计和实现。文章讨论了该编码器的硬件平台的结构特点及多种代码移植和优化方法,着重介绍了如何在C64x扩展指令集的基础上对程序的关键耗时模块进行优化,以及在实现过程中如何根据程序流和数据流的运转特征,使用EDMA进行资源调度,合理地分配和利用DSP有限的存储资源。试验结果表明,通过有效的优化手段,该编码器在保持较高的图像质量和压缩效率的同时,在QCIF格式下达到了实时编码效果,可以适用于多种实时应用场合。     

基于DSP的车载视频监控存储系统的设计

根据汽车长途行驶监控以及事故认定的需要,基于多媒体处理芯片DM642和ARM9芯片S3C2440,应用视频采集编码、以太网传输、H.264视频压缩等技术,设计了一种嵌入式车载视频监控存储系统,实现了行车图像的实时存储.应用结果表明,根据不同的存储卡容量,系统最大可实现39 h的连续存储,且具有交互性强,扩展性能好,实时性高的特点,拥有较强的实用和推广价值.     

一种改进的H.264码率控制算法

码率控制是H.264视频编码中一项重要技术,对平稳码率和保证良好的图像质量起着重要作用.通过分析H.264 JVT-012中目标码率计算与分配算法的缺陷,提出了基于图像直方图和滑动窗技术的自适应改进方法.根据图像复杂度和场景切换,通过图像直方图和滑动窗引入比率因子λ,对预测的MAD进行自适应调整,使之更加接近真实的MAD值,从而有效地提高了码率控制的性能.实验结果表明,与JVT-G012算法相比,目标码率匹配更精确,图像解码质量提高且PSNR变化较小,并能较好地处理场景切换等问题.     

一种基于H.264的视频转码方案

本文提出了一种基于H.264降低图像尺寸转码中的宏块类型快速选择方案.文中以原始图像中对应四个宏块的非零系数总个数为准则选择宏块类型,首次提出以指数模型来描述阈值和重新量化参数的关系(Th-Q_r模型),并将其线性化为一元线性回归模型,进一步使用最小二乘法来估计模型中的参数.帧内模式选择中,Th-Q_r模型是用来区分I4×4和I16×16宏块;帧间模式选择中,Th-Q_r模型区分出当前宏块所处区域的运动性质,进而简化候选宏块类型个数.实验结果表明,与全搜索法相比,在保证压缩性能损失不大的情况下,本文提出的帧内模式选择方法的速度能提高4到5倍,帧间模式选择方法的速度能提高约35倍.     

一种基于H.264的转码VoD系统实现

给出了一种基于H.264视频转码点播系统的实现,并在此基础上提出了在压缩视频空域下采样的快速模式选择算法.它通过利用原始输入码流中的运动向量及编码模式信息来获取下采样后的相应编码信息.试验结果表明:该算法在获得与级联解码器-下采样-编码器几乎一致的视频质量情况下,大大地降低了计算复杂度.     

基于DSP的嵌入式远程视频监控终端

提出一个基于DSP的嵌入式远程视频监控终端的设计和实现,系统以TMS320DM642为中央处理器完成H.264视频编码、网络传输和本地存储.介绍监控终端的系统结构与流程,以及视频采集模块和网络接口模块的软硬件设计与实现,最后给出了系统的性能指标.     

基于多核处理器的高清实时MPEG2-H.264转码器设计

基于多核处理器的并行计算为实时实现高清MPEG-2至H.264转码器提供了1种可行的实现方案。提出了1种多颗粒度的MPEG-2—H.264全解全编并行转码器设计方案,其中MPEG-2解码器采用了帧内与数据级两级并行,H.264编码器采用了帧间、帧内与数据级三级并行。实验结果表明本设计不仅具有良好的并行加速比,而且可以在使用1/4的TilePro64处理器核资源的条件下完成1路实时高清转码。     

基于低码率传输的红外视频编码方法研究

为了满足低速数据链下目标识别的需求,把感兴趣区域(Region of Interest,ROI)编码策略引入红外视频编码。在H.264视频编/解码框架的基础上,通过增加ROI编码的处理,构建基于ROI的视频编/解码框架,并在码率控制过程中调整ROI宏块与非ROI宏块的量化参数,优化了ROI量化模型。实验结果表明,该方法能够节省有限码率,增加ROI目标的细节,提高ROI对象的清晰度,可从整体上提高主观视觉的质量。     

基于双DSP的实时高清H.264视频编码器实现

针对H.264标准的高清视频编码在实现时对硬件有较高要求,提出了一种使用双DSP处理的方案.针对双DSP执行时的并行性、协调性及通信的问题进行了详细讨论,提出了相应的解决方法.DSP芯片选用TI的TMS320C6455,双DSP间的数据通信采用串行RapidIO(SRIO)接口.实验结果表明,该方案对高清720p的处理时间在40 ms以内,满足了对高清视频的实时处理要求.     

基于DSP的H.264解码器的优化1

该文讨论H.264解码器在TI公司的TMS320C64x系列DSP芯片上的实现方法,给出了在闻亭公司的DAM6416P处理平台上优化C语言代码的基本方法和在DAM6416P处理平台上对H.264解码器的C代码进行优化的具体措施.实验结果表明了该优化方法的合理性.     

基于H．264视频编解码DSP实现与优化

H．264是最新的视频编码国际标准,是图像通信研究领域的热点问题之一,利用高性能数字信号处理器来实现H．264实时编解码是一种快速有效的方法,有助于H．264视频标准的迅速推广和应用。TI公司生产的DM64X系列芯片具有很强的并行处理能力和信号处理功能,是实现H．264编解码的理想平台。给出视频编解码在DSP中实现的一些关键问题,针对DM642的整体系统方案,设计出为H．264的实时实现搭建了良好的硬件平台,并给出系统的性能测试结果。解码速度达到了实时的效果,图像主观质量较好,无明显方块效应,码率也比较低。     

一种用于H.264视频容错转码的帧内宏块刷新算法

无线网络信道具有误码率高、延时抖动等不稳定的特性。为了保证视频信息从有线网络到无线网络中传输的质量,需要对视频进行容错转码。基于H.264容错转码系统,利用转码结构中解码部分的运动矢量信息,自适应地在编码部分进行帧内刷新,以提高视频的抗误码能力。实验结果对比表明,该帧内刷新算法能够以较少的比特率为代价,有效地提高了接收端的视频质量。     

一种H.264视频编码码率控制方法

根据视频编码线性率失真函数和对H．264整数变换量化方法分析，提出一种适合于H．264编码算法的码率控制算法。先验证线性率失真函数对H．264编码算法的适用性，再通过将H．264整数变换的量化分解为系数校正和统一量化两个步骤实现了线性率失真函数在H．264码率控制中的应用。实验证明，与JVT—G012码率控制算法相比，码率控制的准确性和信噪比均有所提高。     

基于DSP和ARM的IP交互式机顶盒的设计与实现

随着数字电视技术与Internet网络多媒体服务的发展与融合,市场迫切需要一种基于IP连接的机顶盒--IP机顶盒,用于提供用户与Internet网络上种类日益繁多的数字内容服务的直接交互。由于Internet网络上多媒体服务的灵活性与多样性,IP机顶盒必须能够灵活地支持各种媒体格式、数据传送标准以及接口协议。并且具有极强的扩展性与远程可升级能力。出于以上考虑。本文提出了一种支持多种媒体格式和多种网络传输接口协议、基于数字信号处理器(DSP)和ARM的IP交互式机顶盒设计,并详细阐述了其软硬件实现方案。     

H.264/AVC视频编码器在DM642平台上的实现与优化

文章介绍了H．264视频压缩标准的原理和DM642数字信号处理器的结构，并在该平台上实现了H．264视频编码器。对H．264标准中的几个主要模块进行了理论分析，并结合该数字信号处理器的特点对程序进行了优化．有效降低了整个编码器的运行时间。实验结果表明文章实现的视频编码器在性能和效率方面都达到了良好的效果。