基于NiosⅡ的视频采集与DVI成像研究及实现

采用FPGA作为视频采集控制和图像处理芯片,配置NiosⅡ软核,在FPGA片内完成图像处理和图像显示控制,简化了硬件电路和软件程序的设计。在FPGA片内编写视频采集时序,并配置NiosⅡ控制软核,模拟视频数据经视频解码芯片输出ITU-RBT.656格式数据送入FPGA,通过时序控制和NiosⅡ软核把视频解码数据依序存储在SSRAM中,并进行裁剪、交织、颜色处理。     

一种嵌入式的实时视频采集系统

设计实现了一种智能移动机器人的前端视频采集系统,该系统采用视频解码芯片SAA7111A和灵活可配置的FPGA芯片实现了实时的视频采集,满足了机器人后续视频处理的需要.实验证明:该系统具有结构简单、可靠性高、使用灵活和性价比高等优点.     

基于FPGA的视频图像采集系统的设计与实现

针对图象采集对实时性和可靠性的要求,提出并实现了一种以FPGA为控制核心的视频图像采集、存储系统。采用Altera公司的EP1C3T144C8FPGA芯片,完成了对视频解码芯片ADV7180的I2C总线配置,接着从视频流数据中提取有效图像信息并以Brust方式存储在SDRAM中。经过相关的测试,系统工作稳定,实时性和可靠性较好,充分发挥了FPGA控制灵活、速度快并且容易扩展的优点。     

一种有效的视频数据提取方法

一般的基于FPGA的视频采集系统中,FPGA与视频解码芯片的连接需要用到较多的FPGA I/O资源。文章介绍了一种新的通过检测SAV信号对视频信号进行定位和采集的方法。该方法只需用到视频数据和像素时钟同步信号即可实现有效的视频提取功能,节省了有限的FPGA I/O资源,进一步提高了系统的集成度。仿真结果表明,该方法达到了实时提取视频信号的目的。     

基于FPGA的图像采集模块设计

介绍一种通用的高速前端图像采集模块。该模块主要由视频解码芯片SAA7113H和FPGA组成,图像数据通过模拟摄像机获取图像,经过SAA71113H转换成数字图像信号后,由FPGA对图像采集进行控制。在图像采集的过程中,采用状态机的方式对FPGA内部的2个RAM块进行乒乓操作来采集图像数据。编写FPGA程序,并进行相关仿真及实际调试操作。结果证明,该采集模块具有很好的可行性及稳定性。此模块不需要外部存储器,能够运用在各种图像处理系统的前端。     

基于FPGA的新型公交监控系统设计

针对目前市场上公交监控系统监控区域过小的不足,本文提出了一种基于FPGA的新型公交监控系统设计方案,该系统能够同时全面监控公交车内外的所有区域。系统中FPGA作为核心器件,主要完成的功能是对视频采集芯片的配置、数字视频的四合一处理和视频的实时显示。实验表明,该方案在满足图像质量要求的同时,较好的兼顾了实时性需求。     

基于FPGA的视频图像采集系统的设计

分析了各种视频采集方案的研究现状.对如何采用CCD摄像头采集高分辨率、高质量的图像以及基于FPGA的嵌入式视频图像采集系统的实现方法进行了研究.采用了以摄像头 解码芯片模式为采集方案,针对视频解码芯片ADV7181B,实现了I2C总线配置、ITU656解码、VGA显示模块的设计.设计的视频采集控制器已经在Altera公司的CycloneⅡ系列FPGA(EP2C35)上实现.结果显示本设计具有速度高、成本低、易于集成等优点.     

基于FPGA的视频信号发生卡的设计与实现

详细介绍了一种基于FPGA的视频信号发生卡的设计方案与实现,为了对待测设备中的视频通道切换开关进行检测,首先在个人计算机上将BMP格式的图像转换成YUV格式数据,然后在FPGA芯片的控制下将数据通过USB接口传送到视频信号发生卡的存储器中;FPGA芯片通过I2C总线对数字视频编码芯片SAA7121H进行初始化,并根据不同的通道选择命令将存储器中不同图像的数据送到视频编码苾片进行转换,然后在指定的视频通道输出,这样,视频开关选择不同的通道时就能看到不同的图像;采用该方案后,根据不同的通道选择指令,在被测试设备上看到了不同的视频图像,很好地完成了设计任务.     

基于USB总线的高速视频采集系统设计

提出了一种基于视频解码芯片ADV7183B和USB2.0总线技术的高速视频采集系统的设计方案,该方案利用FPGA实现视频数据流的收发时序,通过USB接口芯片CY7C68013与主机进行交互通信。本文详细介绍了该视频采集系统的硬件结构、软件设计和工作流程。     

USB视频采集系统性能提高与实现

针对踏面光电检测系统中对视频采集系统实时性的要求,提出了一种由集成USB2.0接口引擎的芯片68013,FPGA和tvp5150视频采集芯片构成的高速视频采集系统的方案。通过测试USB控制芯片68013工作在端口模式,Slavefifo模式,同步工作模式,异步工作模式下所能达到的最快速率,以及在上位机编程中数据读取方式对传输速率的影响两方面,提出了从软件设计上提高视频采集系统的性能的方案,最终实现了34.5MB/S的传输速率,满足了PAL制式视频27MB/S的速率需求。     

基于FPGA的图像采集与VGA显示系统

针对传统的PCI图像采集卡的弊端,利用Altera公司的DE2开发平台,设计了基于现场可编程门阵列(FPGA)的图像采集与VGA显示系统。该系统以嵌入了NiosⅡ软核的可编程逻辑芯片FPGA作为控制器,以图像传感器、数字存储器、视频D/A转换器、VGA显示接口等作为FPGA外设,利用可编程片上系统(SOPC)技术实现对FPGA及其外设的编程与控制,最终实现对实时图像的采集、处理与显示。设计结果表明,利用SOPC技术实现的电子系统具有设计方法灵活高效、可移植性强、易于实现高速数据采集、通用性好等优势。     

数字视频流的USB传输研究与实现

在视频数字解码系统中,需要将AD采样后形成的数字视频流传送到计算机,以便进行模拟解码等算法设计;文章提供了一种FPGA视频信号采集系统数字视频流传输方案,利用FPGA芯片提供的IP核和内嵌的PowerPC 405硬核以及USB2.0芯片CY7C67300实现了数字视频流的USB传输方式;文章介绍了USB芯片的固件开发,针对于系统的特定应用对USB接口的功能进行了定制,建立起PowerPC 405与USB控制器之间的数据通道,将存储在DDR SDRAM中的数字视频流传给USB控制器,并最终通过USB接口传输给PC机;实现了数字视频流的USB传输。     

基于FPGA的运动目标实时检测系统设计

目标识别是智能安防监控视频处理系统中重要内容,为了满足安防系统小型化实时性等应用需求,本文设计了一种基于FPGA平台的运动目标识别系统。该系统采用 CMOS摄像头作为视频采集器,SDRAM作为视频流缓存及存储介质,FPGA对视频流进行灰度化和帧差法算法处理,并将结果传输至显示器终端,从而实现图像采集和目标识别跟踪和显示。测试结果表明,本系统在一定测距范围内可有效稳定地跟踪运动目标物体,可进一步应用于安防领域中。     

基于ZYNQ的远程图像采集系统设计

针对传统图像采集系统远程图像传输延时长和数据丢失的缺点,设计了一种基于ZYNQ芯片开发的实时视频采集与图像传输系统;系统具有两个采集通道,模拟视频信号通过BNC(bayonet neill-concelman)信号线接入设备并经过ADC(analog-to-digital converter)完成信号的数字化;利用主控芯片内部的FPGA资源部署并行处理单元完成对数字化图像数据的低时延处理;通过驱动片内AXI(advanced eXtensible interface)总线以DMA(direct memory access)的方式将数据传输至DDR3存储器中;利用芯片内部的双核ARM Cortex-A9处理器高性能,在采集设备上移植嵌入式Linux系统,搭建Gstreamer流媒体应用服务器端,实现整个采集系统复杂任务调度和图像数据远程网络传输;与传统单ARM或DSP处理器的图像采集系统相比,该系统具有FPGA的并行处理能力和高带宽的内部互联总线的优势,提高了图像数据处理速度,降低了图像数据由采集端到存储器的传输延时,提供了稳定远程图像传输功能,经实验测试该系统实现了每秒25帧的视频信号...     

基于DSP的视频图像采集处理系统的设计

设计了基于目前高性能数字信号处理器TMS320C6416为核心,结合现场可编程门阵列FPGA对采集的视频数字图像做预处理和传输以及视频显示的逻辑控制单元的实时视频处理平台.详细地讨论了视频数据采集部分的结构和FPGA的控制逻辑,以及DSP相应中断后数据的转移和处理.实验表明,此系统实时性和稳定性均达到了设计要求,具有很大实用价值.     

面向压缩的高分辨率视频采集预处理

随着人们对视频分辨率的要求越来越高，需要采集、压缩的数据量也越来越大，因而需要在视频数据采集时作一定预处理，减轻数字信号处理器DSP的负担，以便实时地压缩视频数据．而如何转换视频数据格式、提高DSP读取数据的速度、减少DSP与存储器的交换次数，成为视频数据采集预处理部分要解决的关键问题．提出了三种以高性能、高集成度现场可编程器件(FPGA)为核心控制部件，并配以同步或异步存储芯片来完成视频数据采集预处理的方案，它们都不同程度地提高了压缩系统的性能，其中处理高分辨率图像压缩时，FPGA FIF0 SRAM采集方案效果最佳．     

一种基于FPGA的高速图像采集及显示电路设计

为了实现高速图像采集和显示,采用CamLink接口和DVI接口来完成视频采集和显示。详细介绍了基于FPGA采集和显示的系统组成,给出了CamLink接口采样模块和DVI显示模块的工作流程及硬件电路实现方式。该硬件电路基于CPCI总线设计,实现了计算机与图像电路之间的高速数据交换。设计中使用的FPGA是Altera公司的EP2S30F672I4,用该FPGA进行配置和验证,测试表明该设计不仅实现了图像高速采集和显示,且使图像清晰、系统稳定可靠。     

FPGA控制实现图像系统视频图像采集

介绍了一种以DSP为核心的图像系统中，以FPGA为数据采集逻辑控制单元，用DSP控制实现了黑白全电视信号图象数据采集。在介绍了系统组成原理的基础上，详细讨论了采集部分的结构和FPGA的控制逻辑，DSP响应中断实现数据转移和存储。采用FPGA实现视频信号数据采集，可提高系统性能，同时具有适应性与灵活性强，设计、调试方便等优点。通过系统成像实验，已获得清晰的图象。     

基于μC/OS-Ⅱ的多窗口显示屏控制器设计

多窗口显示屏控制采用μC/OS-II实时操作系统的多任务管理运行模式,各窗口视频数据由线程管理,Nios II 32位处理器作为显示屏控制器硬件系统的核心,软件系统控制多窗口任意显示。在1片FPGA上实现显示屏控制器的硬件系统,利用SOPC Builder软件定制系统所需的IP核,外扩存储设备实现视频数据的海量存储,解决了FPGA内部资源相对不足的问题。通过重构视频数据,合理组织数据的存储方式,解决视频数据的灰度控制问题,减少数据处理过程,降低了控制系统的复杂度。