基于FPGA的直接数字频率合成器的设计

介绍了直接数字频率合成器（DDS）的工作原理和设计方法,给出了用现场可编程门阵列（FPGA）来实现直接数字频率合成的具体方法,同时给出了基于FPGA实现的直接数字频率合成器的时序仿真结果。     

一种在DDS中节省ROM资源的实用方法

直接数字频率合成(DDS)是继直接频率合成和间接频率合成之后发展起来的第三代频率合成技术。主要介绍了一种可以大大节省FPGA和ASIC资源的DDS设计和实现方法。应用这种设计可以同时输出完全正交、高质量的SIN/COS信号。文章对DDS的构成原理、优化算法以及具体实现进行了详细的描述。     

基于CORDIC算法的正交信号源实现

正交型数字锁相放大器中正交信号参考源对于数字锁相放大器的性能有着重要的影响,根据CORDIC算法在FPGA上设计数字正交信号源,实现了直接数字频率合成(DDS)技术中的相位/幅度转换模块,可输出高精度的正交参考信号,避免了用ROM实现相幅转换时硬件开销过大及处理速度受限制的问题。首先介绍了DDS的工作原理,同时对基于CORDIC算法的相幅变换方法进行了详细叙述,利用CORDIC算法计算正余弦值,最后对整体模块进行了仿真和实验测试,输出中心频率可调的正交信号,实现了高精度的正交信号源。     

基于AD9954芯片的DDS频率合成器设计

本文介绍了直接数字频率合成（DDS）技术的基本原理和高性能直接数字频率合成芯片AD9954的特性和内部结构,并对采用AD9954芯片和单片机构成的频率合成器实现频率、幅度控制的原理进行了分析。     

频率匹配的原理及其硬件实现

本文介绍了一种信号检测的方法——频率匹配，文中详细地叙述了频率匹配算法的原理，用Matlab从理论上证明了算法的正确性，在此基础上用可综合的RTL Verilog模型描述了算法，通过对综合后网表进行仿真，验证了频率匹配算法硬件实现的可行性。最后，根据频率匹配的原理，实现了一种高精度数字频率检测器，并给出了相关的精度值。     

基于CORDIC算法的线性调频直接数字合成实现

本文介绍了一种应用CORDIC算法的线性调频直接数字合成(DDS)的实现方法。由于DDS输出的余弦波形直接由极坐标系中的幅度值和角度值确定,而CORDIC算法将极坐标系直接转换为包含正、余弦值的直角坐标系,从而实现频率数字调制。通过计算机仿真和FPGA硬件实现表明,采用这种算法的DDS是高精度和高效的。     

基于FPGA的直接数字频率合成技术设计与实现

介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成 (DDS)的原理、电路结构和优化方法。重点介绍了DDS技术在FPGA中的实现方法 ,给出了采用ALTERA公司的ACEX系列FP GA芯片EP1K30TC -144进行直接数字频率合成的VHDL源程序。     

一种高速低功耗直接数字频率合成器的设计与实现

根据直接数字频率综合(DDS)的原理，采用各种优化技术，设计了一种高速低功耗直接数字频率合成器。详细介绍了电路结构及优化方法。电路采用Xilinx公司的Virtex器件实现，取得了较好的整体性能。     

直接数字频率合成信号的软件设计

为了实现直接数字频率合成信号的产生,文中基于直接数字频率合成器(Direct Digital Frequency Synthesis,DDS)的工作原理、基本结构、特性分析、输出频谱,采用了MATLAB语言进行编程,结合交互式图形用户界面(Graphic User Interface,简称GUI),调整参数k(1≤k≤100)可以产生1～100 Hz任意频率的时域和频域波形,能够产生直接数字频率合成信号,达到设计要求。     

一种基于DDS和PLL技术本振源的设计与实现

现代频率合成技术正朝着高性能、小型化的方向发展,应用最为广泛的是直接数字式频率合成器(DDS)和锁相式频率合成器(PLL).介绍直接数字频率合成器和锁相环频率合成器的基本原理,简述用直接数字频率合成器(AD9954)和锁相环频率合成器(ADF4112)所设计的本振源的实现方案,重点阐述了系统的硬件实现,包括系统原理、主要电路单元设计等,并且对系统的相位噪声和杂散性能做了简要分析,最后给出了系统测试结果.