共查询到20条相似文献,搜索用时 827 毫秒
1.
Michael Day 《电子设计应用》2006,(1)
介绍德州仪器(TI)TPS79918低压降线性稳压器(LDO)可为英特尔(Intel)斯型StrataFlash P30嵌入式存储器提供核心动力所需的性能。Intel正在将其采用0.18微米工艺的第三代StrataFlash嵌入式存储器(J3)升级至采用0.13微米的第四代StrataFlash嵌入式存储器(P30)。此新型嵌入式存储器已将所需Vcc电压降至1.8V·因此存储器从J3升级至P30可使得系统的总体工作电流消耗较低。Intel在其应用手册AP812(文档编号306667Rev2)中建设使用LDO提供新的1.8V电压轨。TPS79918特性TPS79918LDO能哆以超小型封装提供出色的电气特性,包括超过66dB… 相似文献
2.
Michael Day 《电子设计应用》2006,(1):I0001-I0002
德州仪器(TI)TPS79918低压降线性稳压器(LDO)可为英特尔(Intel)新型StrataFlash P30嵌入式存储器提供核心动力所需的性能。Intel正在将其采用0.18微米工艺的第三代StrataFIash嵌入式存储器(J3)升级至采用0.13微米的第四代StrataFlash嵌入式存储器(P30)。 相似文献
3.
4.
5.
本文提出了一种全片上集成、面积优化的低压差线性稳压器(LDO)新结构。利用提出的自适应频率补偿(AFC)技术,该LDO在保持零到最大负载电流情况下稳定的同时,实现了全片上集成。与此同时,因为采用了一个小型的传输管(在AFC技术中该小型传输管起到使输出级增益快速下降的作用),LDO的面积得到了很大的优化。该LDO在CMOS 0.35μm工艺下流片,仅占用了220×320μm 的芯片面积。这与采用相同特征尺寸工艺的先进设计相比面积缩减至58%。测量结果表明,该LDO在消耗54μA 静态电流的情况下能提供0-60mA 的负载电流。同时,在输入电压为2至3.3V时,稳压输出为1.8V。 相似文献
6.
7.
8.
9.
10.
11.
提出了LDO,其基于缓慢滚降式频率补偿方法,通过在电路中引入三个极零对(极零对的产生没有增加静态功耗),不仅克服了常规LDO不能使用低等效串联电阻、低成本陶瓷输出电容的缺点,而且确保了系统在整个负载和输入电压变化范围内稳定工作。由于LDO通常给高性能模拟电路供电,因此其输出电压精度至关重要; 而该补偿方法能满足高环路增益、高单位增益带宽的设计要求,从而大幅提高LDO的精度,该LDO基于0.5μm CMOS工艺实现,后仿结果表明,即使在低压满负载条件下,其开环DC增益仍高于70dB,满载时单位增益带宽可达3MHz,线性调整率和负载调整率分别为27μV/V和3.78μV/mA,过冲和欠冲电压均小于30mV,负载电流为150mA时的漏失电压(dropout电压)仅为120mV。 相似文献
12.
13.
14.
《电子质量》2009,(2):22-22
LDO是一种线性稳压器。线性稳压器使用在其线性区域内运行的晶体管或FET,从应用的输入电压中减去超额的电压,产生经过调节的输m电压。所谓压降电压,是指稳压器将输出电压维持在其额定值卜下100mV之内所需的输入电压与输出电压差额的最小值。正输出电压的LDO(低压降)稳压器通常使用功率晶体管(也称为传递设备)作为PNP。这种晶体管允许饱和,所以稳压器可以有一个非常低的压降电压,通常为200mV左右;与之相比,使用NPN复合电源晶体管的传统线性稳压器的压降为2V左右。负输出LDO使用NPN作为它的传递设备,其运行模式与正输出LDO的PNP设备类似。 相似文献
15.
设计了一款无片外电容低压差线性稳压器(LDO),与传统的LDO相比,此LDO消除了传统结构中所需的片外电容,可更好地应用于全集成低功耗的片上系统(SoC)中。针对无片外电容LDO没有外部等效零点补偿这一特点,采用一种折叠输入推挽输出误差放大器结构,结合密勒补偿以及一阶RC串联零点补偿两种方案,有效地改善了无片外电容LDO的稳定性。电路采用SMIC0.18μm CMOS工艺实现,面积为0.11 mm2,最大负载电容100 pF,输入电压为1.8 V时,输出电压为1.5 V,静态电流31.8μA,压差为160 mV。 相似文献
16.
Celeron物美价廉,但有的时候却无法超到某个希望的频率,例如Ceferon30OA超到450,或Ceferon333A超到SOO后可以开机,但不是十分稳定,笔者在尝试多次无效之后,只得使出增加电压这最后一招。1l·Celeron/P11增压原理P11主板并不像586主板需要通过跳线来设定电压,其所需电压,主板会自动提供:Celeron/Pentium11有5个脚位VID0/l/2/3/4,负责电压的定义,主板根据其脚位状态(下表中以0或1来表示,0~接地,1一悬空)对应提供从l.SV-3SV。表且V0hag叫讪0hmonDfll讪0J“J不同的VID值,组合成不同的电压,如表1所示。而V… 相似文献
17.
联华电子日前宣布,已顺利验证晶圆代工领域第一个结合12V解决方案的高压嵌入式闪存(eFlash)工艺。此工艺可将中大尺寸触控IC所需的驱动高压,以及存放算法所需的eFlash,结合于同一颗高整合度的单芯片中,并且有效地改善信噪比(SNR)。与业界所提供的其它高压选项(例如18V、24V或32V)相比,此12V解决方案在信噪比与耗电之间,提供了绝佳的平衡。联华电子12VeFlash技术目前已于0.11微米与0.18微米工艺上提供给客户使用。 相似文献
18.
Texas Instruments 《今日电子》2010,(9):71-72
TPS65137采用低压降(LDO)后置稳压器,可为实现稳定的画质提供具有最小输出电压纹波的线路与负载瞬态响应。其具有2.3~5.5V宽泛输入电压以及较少的外部组件,并采用3mm×3mmQFN/b型解决方案封装。主要特性:2.3~5.5V之间的宽泛输入电压使器件能够接受比正输出电压更高的正输入电压,同时还可保持正输出电压1%的稳压精度误差; 相似文献
19.
利用RC高通电路的思想,针对LDO提出了一种新的瞬态增强电路结构。该电路设计有效地加快了LDO的瞬态响应速度,而且瞬态增强电路工作的过程中,系统的功耗并没有增加。此LDO芯片设计采用SMIC公司的0.18μmCMOS混合信号工艺。仿真结果表明:整个LDO是静态电流为3.2μA;相位裕度保持在90.19°以上;在电源电压为1.8 V,输出电压为1.3 V的情况下,当负载电流在10 ns内由100 mA降到50 mA时,其建立时间由原来的和28μs减少到8μs;而在负载电流为100 mA的条件下,电源电压在10 ns内,由1.8 V跳变到2.3 V时,输出电压的建立时间由47μs降低为15μs。 相似文献