基于SOPC技术的异步串行通信IP核的设计与实现

介绍了SoPC（System on a Programmable Chip）系统的概念和特点,给出了基于PLB总线的异步串行通信（UART）IP核的硬件设计和实现。通过将设计好的UART IP核集成到SoPC系统中加以验证,证明了所设计的UARTIP核可以正常工作。该设计方案为其他基于SoPC系统IP核的开发提供了一定的参考。     

SoPC平台下ALSA标准声卡驱动设计与实现

介绍了SoPC平台下嵌入式Linux系统的ALSA音频子系统, 针对Xilinx开发板的AC97控制器IP核,给出在嵌入式SoPC平台下音频驱动的设计方法及实现.该设计方法充分利用Linux内核对音频子系统提供的支持,克服嵌入式AC97控制器IP核IO缓冲区小的缺点,实现对该IP核的驱动程序.该驱动程序满足实时性要求,且在各SoPC平台具有可移植性.     

基于NiosⅡ的学习型遥控器设计

以AlteraFPGA系列CycloneEPlCl2Q240C8器件为载体,通过SoPC技术构建嵌入式软核NiosⅡ处理器平台,运用VerilogHDL硬件描述语言设计等精度测量载波频率IP核、红外信号解调IP核、红外编码脉宽测量IP核和红外发送调制逻辑电路,以实现载波的精确测量、红外信号解调、脉宽测量和调制功能,并给出了外围硬件电路和软件设计方案。实验表明,该遥控器解决了单片机因时钟频率低而无法对载波频率进行测量的瓶颈,实现了对任何一款普通遥控器的按键编码学习,真正完成了学习型遥控器的学习功能。     

基于SoPC嵌入语音处理系统的设计与实现

介绍一种基于SoPC 技术实现的语音处理系统的设计方法.系统主要由Cyclone Ⅱ FPGA内嵌 Nios Ⅱ软核处理器及音频编/解码芯片构成;通过构建嵌入式Linux操作系统来实现对音频信号的采集和回放处理.详细介绍通过SoPC Builder配置Nios Ⅱ嵌入式处理器、外围设备及接口的过程,以及嵌入式Linux操作系统在SoPC系统上的移植过程.利用SoPC系统的可裁减性以及嵌入式系统的可移植性,可使该设计作为一个子系统应用在如网络会议的视频电话中,该方法对SoPC系统的开发研究具有较高的参考价值.     

基于SoPC的网络模块设计与实现

在Altera公司提供的QuartusⅡ软件中开发网络模块控制器并在SoPCBuilder中将其作为一个独立的IP核集成到SoPC中,通过软件驱动控制器实现网络模块收发等操作,发挥其设计灵活、集成度高、收发速度快等优点,为SoPC设计中网络功能提供了新的方案。     

基于SoPC的嵌入式语音处理系统的设计与实现

介绍一种基于SoPC技术实现的语音处理系统的设计方法。系统主要由Cyclone Ⅱ FPGA内嵌NiosⅡ软核处理器及音频编／解码芯片构成;通过构建嵌入式Linux操作系统来实现对音频信号的采集和回放处理。详细介绍通过SoPCBuilder配置NiosⅡ嵌入式处理器、外围设备及接口的过程,以及嵌入式Linux操作系统在SoPC系统上的移植过程。利用SoPC系统的可裁减性以及嵌入式系统的可移植性,可使该设计作为一个子系统应用在如网络会议的视频电话中,该方法对SoPC系统的开发研究具有较高的参考价值。     

基于SoPC的通用TFT-LCD控制器IP核设计

在嵌入式系统中,IP核的使用已成为SoPC系统的重要组成部分,针对现有LCD控制器型号之间兼容性差的缺陷,提出了一种基于SoPCBuilder工具的参数化TFT-LCD控制器IP核的设计方法。用硬件描述语言进行通用TFT-LCD控制器的功能描述,将设计的控制器以IP核的形式添加到SoPCBuilder中去,供SoPC系统设计使用。进行设计验证,结果表明,该方法具有很好的通用性,也提高了系统的兼容性。     

基于SoPC的高速图像采集模块的设计

研究了一种基于SoPC技术的嵌入式高速图像采集控制模块的设计方案。该模块通过在FPGA芯片上配置NiosⅡ软核处理器和相关的接口模块来实现其主要硬件电路,并结合系统的软件设计来控制高速多功能视频解码芯片ADV 7181和SDRAM。实现了图像的高速A/D转换、存储等功能。由于采用SoPC和DMA控制技术,该模块具有设计灵活、图像采集速度快和扩展性好等优点。     

基于Microblaze的LCD控制器的设计

针对字符型LCD的控制时序,提出了一种基于Microblaze的LCD控制器的SoPC方案.研究了Microblaze软核的系统结构、LCD控制器IP核的接口方案及其实现过程.经过测试,验证了该方案可以有效地实现LCD显示.     

基于Avalon总线的图像处理IP核的设计

IP核是SoPC系统的重要组成部分,针对如何高速、有效地实时处理图像的问题,提出了一种基于Avalon总线的图像处理IP核的设计方法。根据最新的数字视频国际编码标准和颜色空间理论,用VerilogHDL硬件描述语言完成IP核的功能实现．IP核被设计为Avalon总线从端口,通过Avalon总线与NiosII处理器进行通信。IP核通过SignalTapII在线验证,可修改其参数使之满足不同系统的需求。该方法具有良好的通用性,提高了系统的兼容性,能帮助其他用户明显缩短实时图像处理系统项目的研发周期、降低工作强度。     

数字视频采集回放系统的SoPC设计

介绍了一种基于SoPC技术的嵌入式数字视频图像采集控制模块的设计方案,通过在CycloneⅡFPGA上配置NiosⅡ软核处理器、ADV7181的I2C配置模块、视频图像采集模块、视频图像解码及颜色转换等相关接口模块来实现硬件平台,并利用Altera公司的软件集成开发环境NiosⅡIDE进行软件设计来控制整个采集流程.对...     

FPGA technology for multi-axis control systems

The research presented in this article applies the newest Field-Programmable-Gate-Arrays to implement motor controller devices in accordance with the actual core-based design. The flexibility of the System-on-a-Programmable-Chips in motor multi-axis control systems enables the processing of the most intensive computation operations by hardware (PID IP cores) and the trajectory computation by software in the same device. In those systems, the trajectory generation software may run in powerful microprocessors embedded in the FPGA. In this paper, we present a high-performance PID IP core controller described in VHDL; the design flow that has been followed in its design and how the simulation and the PID constants tuning has been approached. The reusability of this module is demonstrated with the design of a 4 axis SoPC controller. Additionally, an experimental self-reconfigurable SoPC design using Run-Time-Reconfiguration is presented. In this case, the control IP core can be replaced dynamically by another module with another with different features.     

光谱仪CCD数据采集中SoPC系统设计及USB2.0 IP

提出针对光谱仪器的CCD数据采集SoPC系统,采用并行A/D及异步FIFO转换和缓冲数据。利用Verilog HDL硬件描述语言编写驱动模块,把CCD、A/D和FIFO输入的驱动控制集成与一体,得到严格的时序保证;建立Avalon Streaming Source 接口部件,为FIFO输入提供流数据;调用SLS USB20HR软核实现USB2.0接口;实现NIOS II 数据采集软件设计、编译和调试。     

光谱仪CCD数据采集中SoPC系统设计及USB2.OIP核的实现

提出针对光谱仪器的CCD数据采集SoPC系统,采用并行A/D及异步FIFO转换和缓冲数据.利用Verilog HDL硬件描述语言编写驱动模块,把CCD、A/D和FIFO输入的驱动控制集成与一体,得到严格的时序保证;建立Avalon StreamingSource接口部件,为FIFO输入提供流数据;调用SLS USB20...     

基于MC8051 IP核的多周期同步测频改进

分析多周期同步测频原理及误差,在此基础上提出一种多周期同步测频的改进方法。该方法通过对标准频率计数值的修正,在不提高系统时钟频率和闸门时间的前提下,实现了测量精度的提高,并详细分析了其测量误差。最后,讨论了在FPGA中利用MC8051 IP核来实现真正意义的高性价比的SoPC频率测量问题。