基于FPGA的多功能抢答器的设计

为满足多输入、多功能抢答器的特殊需求,采用EDA设计方法,设计了16路输入抢答器,具有抢答、计时、报警、电子计分等功能,设计采用VHDL硬件描述语言实现,在FPGA上验证。该方案具有硬件电路简单、设计灵活、功能稳定等优点。     

基于FPGA的多功能数字钟设计

文中简要介绍了一种基于FPGA的多功能数字钟设计方案。在实现数字钟计时、校时和整点报时等基本功能的基础上增加世界时钟功能。能够将北京时间快速转换为格林威治标准时。该方案采用VHDL和原理图相结合的设计输入方式．在QuartusII开发环境下完成设计、编译和仿真,并在FPGA硬件开发板上进行测试,实验证明该设计方案切实可行．对FPGA的应用和数字钟的设计具有一定参考价值。     

基于FPGA的数字钟设计

介绍了利用VHDL硬件描述语言结合FPGA可编程器件进行数字钟的设计，并通过数码管驱动电路动态显示计时结果。通过本例可以为其他电路的设计提供一定的借鉴作用。     

基于FPGA的电子琴设计

设计了一种基于FPGA的电子琴,该电子琴由用VHDL硬件描述语言设计的核心部件和适当的外围电路构成,可从琴键上进行演奏也可自动进行乐曲演奏,可模拟传统乐器如笛、风琴、小号、单簧管、双簧管等音色。实验验证了该设计的正确性。     

基于FPGA的多功能全同步数字频率计设计

在分析比较现有测频方法优缺点的基础上,介绍全同步测频原理,给出采用AT89C51单片机实现控制,并通过FPGA芯片,在Max＋PlusⅡ中运用VHDL语言编程,设计出一个多功能全同步数字式频率计。该设计可以兼顾频率计对速度、资源和测频精度等各方面的优化需求。     

基于FPGA LPM多功能信号发生器设计

以FPGA芯片为载体,通过QuartusⅡ的LPM_ROM模块和VHDL语言为核心设计一个多功能信号发生器,根据输入信号的选择可以输出递增锯齿波、递减锯齿波、三角波、阶梯波和方波等5种信号,通过QuartusⅡ软件进行波形仿真、定时分析,仿真正确后,利用实验板提供的资源,下载到芯片中实现预定功能。     

基于FPGA的DDS信号源设计

介绍了DDS(直接数字合成)信号源的原理及组成,给出了VHDL(甚高速集成电路硬件描述语言)源代码,并探讨了在设计中应注意的事项。文中介绍的设计方法和代码已经过实验验证。采用VHDL在FPGA(现场可编程门阵列)器件上完成数字系统的设计,可以大大简化设计过程,提高设计效率,并可以根据实际要求进行灵活修改,充分显示了EDA(电子设计自动化)技术的特点与优势。     

基于FPGA的温度控制器设计

介绍了一种基于FPGA的温度控制系统设计。可编程器件FPGA和硬件描述语言VHDL的出现使得数字电路的设计周期缩短、难度减小。系统采用FPGA作为核心控制器件进行编程,设计采用模块化思路分别实现温度检测、键输入、温度显示和控制模块,再加以整合实现整个系统,达到了温度控制的目的。     

基于FPGA的信号源设计与实现

简单介绍了FPGA技术,以及基于FPGA、采用VHDL进行设计的信号源核心数字电路的实现过程。测试结果表明设计方法正确、实现手段可行。     

基于FPGA的存包柜控制系统设计

条码纸电子存包柜广泛用于超市、影院、书店等公共场合.利用FPGA的可编程性,结合VHDL程序,设计了条码纸电子存包柜控制系统,具有存物、取物,条形码打印与识别,语音提示,液晶显示等功能,由于系统外围器件少,可靠性较高,维护和扩展方便.     

基于FPGA的MATLAB与QuartusⅡ联合设计技术研究

FPGA(现场可编程门阵列)的广泛应用,使得QuartusⅡ在很多领域中显得尤为重要,然而其自身的局限性导致了在搭建信号源时就不能像不如在MATLAB下搭建那么得心应手,但是MAT-LAB本身又不支持硬件电路。如果能够使二者扬长避短,这个问题就可迎刃而解。以设计一个16阶FIR(有限冲击响应)低通滤波器为例,对该方法进行解释并通过软件和硬件的仿真证明了它的可行性。     

基于SOPC技术的视频叠加器设计

针对目前市面上的视频叠加系统大多采用专用字符叠加芯片设计而成,整个系统适应性差,显示的十字线或字符精度和灵活性不够,不能根据实时需要在图像任意方位叠加各种精度的信息,文中介绍了基于ALTERASOPC技术的视频叠加器设计,详细地分析片上系统各个组成部分工作原理及设计思路,作为一个新型的视频叠加器,它具有灵活性强、体积小、功耗低等特点。     

基于FGPA的数字密码锁

采用VHDL硬件描述语言,以自顶向下的设计方法,在QuartusⅡ 9.1的开发环境下,设计了基于FPGA的数字密码锁。并选用ALTERA公司Cylone Ⅱ系列的EP2C35F672C8芯片为其硬件条件,验证了其功能及可靠性。结果表明,本设计高效、稳定、可靠!     

基于FPGA的IIR滤波器在DTV中的仿真

在数字电视技术中,诸如通讯、视频图像和音频信号处理等系统中都要求对信号处理要有实时性和灵活性,随着可编程逻辑器件和EDA技术的发展,FPGA在这些方面的优势都突显出来了,基于FPGA的信号处理器已广泛应用于各种信号处理领域。数字滤波器是现代数字信号处理系统的重要组成部分之一。IIR数字滤波器又是其中非常重要的一类滤波器,因其较低的阶次可以获得较高的频率选择特性而得到广泛应用。     

基于FPGA的采集卡的图像增强算法应用研究

首先对图像采集卡系统的组成、整体方案和可行性进行了论证,然后给出了图像采集卡的硬件设计。用VHDL和原理图结合的方法对FPGA进行编程,实现了图像采集系统的各个功能模块。接下来提出一种采用设计的FPGA卡实现带修改参数的灰度变换图像增强算法,给出算法的详细表达式及其实现的定点化子程序,并且给出了图像算法在FPGA中采用VHDL语言的具体实现。最后,对算法的有效性进行了测试,比较了采用该算法及不采用该算法2种情况下的图像增强效果。     

基于MT90系列与FPGA的交换矩阵设计

介绍了基于MITEL公司MT90系列芯片及XILINX公司的xc2s100FPGA芯片完成E1接口环境下的交换矩阵的设计，并给出速率转换部分的VHDL语言描述和行为级仿真。     

基于FPGA μP IP的嵌入式系统

本文对通用微处理器MicroBlaze的系统结构加以介绍,并利用FPGA的MicroBlaze IP核进行嵌入式系统应用设计,从而实现SOPC(可编程系统芯片)。     

基于SOPC技术的数据采集系统设计

SOPC是Ahera公司提出的一种灵活、高效的片上系统解决方案,它将处理器、存储器、I/O等系统设计所需要的组件集成到一个PLD器件上,构成一个可编程的片上系统.NiosⅡ是Altera公司推出的可以进行SOPC设计的处理器软核.文中提出了以FPGA为核心控制模块结合MAX125模数转换芯片,利用SOPC技术对FPGA进行设计.将NiosⅡ软核处理器嵌入到FPGA中,并编译集成其它模块实现高速数据采集系统的设计方案对FPGA的程序进行仿真,对系统硬件测试结果进行分析,证明系统可以稳定可靠的运行.     

基于SOPC的数字示波器的设计与实现

基于SOPC的数字示波器,结合FPGA和软核NIOSⅡ的优势,采用实时采样和等时效采样两种方法实现对较高频率的测量,系统结构设计中尽量采用低耗时的数据传输方式并充分利用DE1中的资源,采用VGA方式显示波形.该系统测量频率范围为10 Hz～1.5 MHz,实时采样速率≤1 Msample/s,等效采样速率≥200 Msample/s,该系统实现了采样频率的自动调整、数据存储等功能,并具有高速、实时、高频测量准确可靠、便携等特点,具有很好的性能与实用性.