基于Verilog HDL的流水线模型机的设计与实现

为了提高模型机指令执行的并行性,使用Verilog HDL并采取top-down设计方法,利用确定的有限状态自动机(DFA)理论,设计并实现了一台具有指令级并行性的流水线模型机的方案.阐述了该流水线模型机的DFA设计算法与Verilog HDL的实现方法,并给出了相应的仿真测试.测试结果证明,该模型机能并行处理4条指令,并具有预取指令和旁路功能.     

用Verilog硬件描述语言实现Viterbi译码

介绍了Viterbi译码的原理，并用Verilog硬件描述语言设计实现了Viterbi译码．实验表明，用这种硬件实现的Viterbi译码器译码速率高达40M，远比用软件实现Viterbi译码快．     

用CPLD实现计算机组成原理结构的研究

介绍了利用aPID设计技术来实现计算机组成原理各部件的方法，采用高密度在系统可编程ispLSI逻辑器件，结合实际设计指令译码部件的例子说明该方法的实现过程。分析了指令译码部件的输入输出信号及逻辑电路组成，采用原理图和硬件ABEL语言两层设计思想来设计其功能，最后将该设计的芯片所实现的指令译码部件和实验仪上其他部件结合实现计算机组成原理整体实验。该研究体现了开放性的计算机组成原理学习方法，大大增强了学习的广度和深度．     

改进MIPS指令集模拟方法的研究

微处理器模拟是开发嵌入式系统的重要方法,其关键是指令集的译码.通过改进传统的MIPS指令集译码方法,采用多级索引和指令抽象技术实现了MIPS指令集模拟加速.实验证明,此法优化效果比较明显,能提高程序的执行效率.     

基于FPGA的8位CPU设计

基于FPGA和电子设计自动化技术,设计了一个8位CPU,其功能模块包括取指功能部件、指令译码功能部件、指令执行功能部件、时序信号处理功能部件等.利用VHDL语言完成各功能部件的设计和仿真验证,在顶层文件建立各模块的连接.仿真结果表明,其功能达到了设计要求.     

基于矢量处理器的可编程并行MIMO检测器设计

针对部分层间并行球形译码(PIPSD)算法的特点,基于超长指令字(VLIW)和单指令多数据(SIMD)混合结构的矢量处理器原型,合理安排处理器结构参数,选择合适的寄存器数目和长度。根据算法和结构的相互作用特点,挖掘算法内在的数据并行性和指令并行性,设计高效的指令集和相应的功能单元,软硬件协同优化VLIW分布,在支持多种配置的基础上尽可能减小执行周期数,提高译码吞吐率,从而设计出高效的基于专用指令集矢量处理器的可编程并行MIMO检测器。     

GPS数据通讯中CRC校验原理及其Verilog HDL语言实现

GPS数据通讯时,接收端对接收到的数据进行差错校验,再将得到的校验码和接收到的校验码比较,如果二者一致则认为传输正确,如果是指令则执行,否则予以拒绝。本文介绍了循环冗余码基本原理、GPS数据通讯中冗余校验,从校验原理入手,具体给出其逻辑电路和Verilog HDL语言实现。     

ABC—90jr.指令执行效率评价

ＡＢＣ－９０ｊｒ．是正在研制一台带有１６个结点的ＳＩＭＤ阵列计算机的模型机,该机采用了ＲＩＳＣ控制技术,ＡＢＣ－９０ｊｒ模拟器是为其设计的指令级模拟器,通过对ＡＢ９ｊｒ．指令系统的研究和在模拟器上运行典型的应用程序,给出了该模型机的指令的执行效率及吞吐率,分析了不同类型的相关对指令的执行效率的影响,同时,指出了一个优化地编译器对指令执行效率的影响。     

DBT中基于译码制导的指令动态翻译优化技术研究

基于译码制导的指令动态翻译优化技术在译码阶段对源指令信息进行识别,对标志位处理、寄存器分配和异常检测等方面优化,制导翻译阶段动态地生成优化后的目标二进制码,提高动态二进制翻译系统效率.文章对基于译码制导的指令动态翻译优化技术进行分析并实现,并得到此优化技术能够提供的性能提升.     

四通道比例遥控收发机控制系统的设计

介绍一种比例遥控收发机的设计与实现方法。在发射机中,四个摇臂变阻器中心抽头输出的电压信号经ADC0808转换为数字信号送入单片机,经单片机处理后加载到315MHz射频发射模块向外发射。接收机中的接收模块将收到的指令解调后以TTL电平送往单片机串口接收,在单片机内经译码等处理后控制相应的执行机构执行指定操作。该收发机引入单片机,使遥控可以更灵活,且扩展方便,成本较低。