基于FPGA的高速图像压缩编码器设计与实现

为解决高分辨率遥感图像和医学图像的实时压缩问题,提出一种适合FPGA实现的无链表小波零树压缩算法,通过预处理和主处理过程分解实现了并行流水编码结构。利用Altera公司的DE3开发平台完成了算法验证,实现了200MP/s的处理能力,可支持4096×2048分辨率的灰度图像25帧/s的实时编码。     

一种循环码参数的全盲识别方法

针对循环码参数的全盲识别问题,利用实际序列与随机序列码重分布差异最大的特性,提出了基于数据挖掘中的相似性度量函数与统计学中的斯皮尔曼等级相关系数进行融合来识别码长和起始点的方法,在此基础上,利用有限域同构的原理,选取码重概率最大的码字进行伽罗华域的傅里叶变换来识别生成多项式,实现了对循环码的全盲识别。理论分析及仿真实验表明,该算法简单易行,容错性较强,在误码率为0.01的条件下对中短码的识别效果较好。     

环F2+uF2+u2F2上的(1+u+u2）—循环码*

通过定义一种从环F2+uF2+u2F2到域F2上新的Gray映射,将环F2+uF2+u2F2上的线性(1+u+u2)—循环码等距映射成域F2的线性循环码;进一步又给出了在码长n=3(mod 4)时环F2+uF2+u2F2上的线性(1+u+u2)—循环码的Gray象的生成多项式,这对构造新的好码具有重要意义。     

F2＋uF2上奇偶长循环码的结构特性

码长为2n（n为奇数）的循环码被称为奇偶长的循环码。本文证明了F2＋uF2上奇偶长循环码具有形如（a1（x^2）a3（x^2）a4（x^2）a5（x）a6（x），ua1（x^2）a2（x^2）a4（x）a5（x^2））的结构，其中ai（x），i=1，2，…，6，满足Пi=1^6ai（x）=x^n-1，而且a5^ ～（x）≡a5（x）（modu），并给出了奇偶长循环码之对偶码的生成元表达。     

基于FPGA的电容式编码器数据采集系统设计与实现

为了精确地获取电容式编码器输出信号中所携带的位置信息,文章设计了一套基于现场可编程门阵列(FPGA)的电容式编码器数据采集系统;文中介绍了带通滤波器、同步正交解调、低通滤波器和Cordic等系统模块,并详细分析了系统的稳定性和误差;实验结果表明,在转速度为800 rpm时,角度分辨率可达到0.192度,在一个周期内最大误差0.002 8度,平均误差0.000 8度,静止抖动0.007 26度,统能够实时的获取转子的位置信息,同时具有较好的精度和稳定性.     

用《中国剩余定理》实现FIRE码高速译码

法尔码(FIRE)是一类用分析方法构造的纠正单个突发(burst)错误的循环码。由于可以根据不同的要求,能够很方便地设计出所需要的循环码并且又具有很强的检错、纠错性能而得到了极其广泛地应用。本文针对法尔码的特点讨论它的编码及快速译码问题,利用《中国剩余定理》将错误模式的定位进行快速计算并证明了在一定的条件下其定位计算可以由简单的硬件计数器来实现,这对于法尔码高速译码有很大的实用价值。     

基于FPGA的雷达天线轴角编码器设计与实现

提出了一种采用CycloneⅡ系列FPGA芯片及德州仪器公司的高速模数转换芯片ADS7852的反正切算法轴角编码器设计方案,并给出了其软硬件结构及其具体实现;方案解决了基于FPGA的A/D转换峰值采样控制、反正切求角计算的不连续性、FPGA内部资源的优化等问题,使基于反正切算法的轴角编码器可以以纯硬件的形式存在,便于实现与其它电路集成;该电路已成功应用于某型火控雷达轴角数据的采集和转换系统中,测试结果表明,系统具有工作稳定、轴角转换速率快,便于与其他数字电路集成等特点。     

循环码编解码电路分析与实现

以(7,3)循环码为例,结合循环码编解码原理,基于Simulink搭建编解码电路进行仿真,通过分析电路编解码工作过程,得出基于移位寄存器的编解码实现电路结构的设计方法,对理解和设计循环码编解码电路有指导意义.     

循环码校验在智能仪器中的应用

本文介绍了循环码校验的原理，同时也介绍了在智能仪器中对固化于ＲＯＭ中的程序代码进行误码检测的方法。     

基于FPGA的数字音频广播信道编码器的实现

介绍了数字音频广播DAB信道编码的原理和关键技术,并应用单片FLEX10K100系列FPGA实现DAB信道编码器。     

基于FPGA的PLC位信息输出控制器设计

提出应用FPGA设计PLC位信息输出与读取控制器的思路。该控制器执行输出位信息相关命令时,在内部时序脉冲控制下按照Y编号地址自主完成位信息在位存储单元的寻址和读写操作;论述了控制器的电路构成和基本原理,应用Verilog HDL语言实现硬件电路的构建与连接;测试表明,该控制器在PLC用户程序执行过程中可以自主将位信息按要求输出和读取,使输出位信息命令的执行与系统其它功能模块实现并行处理,提高了PLC执行指令序列的速度,缩短了PLC扫描周期。     

基于FPGA的AVS编码器帧内预测实现

针对帧内预测的快速算法,由于DSP架构软件顺序执行的局限性难以满足实时性要求,而FPGA以其高速的计算速度和强大的并行处理能力成为H.264和AVS编解码的理想平台。本文在FPGA平台上采用资源共享、高并行和多流水线结构实现了亮度帧内预测算法。该方法在分析AVS帧内亮度5种预测模式的基础上,将像素预测与模式判决在一个模块中完成,并且利用各模式预测的相似性,实现运算单元共享和多种模式并行执行,兼顾了处理速度和实现代价。仿真及综合结果表明该设计能够完全满足标清(704×576,30f/s)数字视频的实时处理要求。     

基于LTE-Advanced标准的LDPC码编码器设计与实现

针对LTE-Advanced标准,在分析其低密度奇偶校验(LDPC)码校验矩阵构造基础上,设计了一种低成本高吞吐率的准循环LDPC码编码器结构。通过分析校验矩阵的子矩阵结构,将整个校验矩阵划分为全零子矩阵及循环移位单位子矩阵的块状结构,进行串行编码。实验结果表明,与同类方法相比,设计的编码器编码时间约为同类最理想时间的32%,资源消耗约为同类最理想情况的33%,在编码时间和资源消耗上达到平衡,满足LTE-Advanced标准低成本高传输的要求。此外,改变校验矩阵存储单元的参数,可实现不同码长码率的LDPC码编码。     

Z_(p~2)上的循环码和负循环码

应用了Gray映射φ的概念,给出了Zpk+1中的1-pk-循环码与Fp上指标为pk-1长度为pkn的准循环码之间的关系;同时定义了Zp2→Zp2n的映射φ,并且研究了在它作用下负循环码与循环码的关系。     

基于FPGA的新型绝对式编码器

介绍了一种基于FPGA的新型绝对式编码器。利用FPGA和硬件描述语言,采用自顶向下的设计方法,实现了辨向模块、串/并转换模块、查表译码模块以及NiosⅡ软核CPU等功能模块的设计,以及绝对位置的准确测量。该编码器具有结构紧凑、集成度高的优点,以适应工程上对绝对式编码器小型化的要求。     

基于FPGA的TOE系统设计与实现

随着网络带宽的迅速增长,主机协议处理开销已经成为系统整体性能的瓶颈.为了有效增加系统吞吐率,进一步减轻CPU的负担,本文详细描述了一种基于FPGA(Field Programmable Gate Array)的TOE(TCP Offload En-gine)系统的设计与实现.实验结果表明,系统在吞吐率等方面明显优于非TOE系统.     

基于FPGA的DDS设计与实现

随着数字信号处理和集成电路技术的发展,直接数字频率合成(DDS)的应用越来越广泛。DDS具有相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点,而可编程门阵列(FPGA)具有集成度高、通用性好、设计灵活、编程方便、可以实现芯片的动态重构等特点,因此可以快速地完成复杂的数字系统。由于模拟调相方法有生产性差、调试不方便、调制度控制不精确等缺点,因此采用数字方法实现各种模拟调制也越来越普遍。现在许多DDS芯片都直接提供了实现多种数字调制的功能,实现起来比较简单。     

基于FPGA的RCN223绝对式编码器通讯接口设计

实现了一种基于FPGA的绝对式码盘智能接口的设计,用以进行绝对式编码器和DSP处理器之间的通讯。此接口根据FPGA模块化设计的特点,把整个设计任务划分为若干功能模块,分别对这些模块进行设计,最后把各个功能模块进行综合,以完成整个设计。     

基于码重分布的系统循环码识别方法

介绍系统循环码的定义及矩阵描述,分析其码重分布特性,根据向量间距离的概率定义码重分布距离,推导随机序列的理论码重分布概率,提出实际序列码重分布概率的估计方法和利用实际序列的码重分布概率和随机序列的理论码重分布概率之间的距离估计码组长度和起始点的方法,在此基础上利用高斯消元法估计生成矩阵和校验矩阵,并提出了在误码情况下的识别方法。最后并对不同长度的码进行仿真实验,结果表明文中方法能够在误码为10－3的情况下有效地识别中短码。     

使用演化计算求解生成循环码的合法码字

编码纠错、检错是计算机应用中最重要的操作手段之一,也是软件、硬件设计中必不可少的一个重要环节。目前,求解域GF(q)中多项式g(x)的生成多项式(g(x))的合法码字的方法有多种,文章认为比较好的一种方法就是利用求解高阶多项式g(x)的根来求出它的生成多项式(g(x))的合法码字。求解域GF(q)中高阶多项式的根通常非常困难,该文介绍一种使用演化计算来求解生成循环码的合法码字的方法。