“龙腾R2”微处理器精确中断优化实现*

介绍了“龙腾R2”微处理器精确中断的实现方法,详细讨论了备份缓冲区精确中断优化方法和中断指令缓冲区中断响应机制。在“龙腾R2”微处理器上的实验结果表明,采用备份缓冲区和中断指令缓冲区的精确中断方法在不影响微处理器速度的情况下,中断响应速度是原来的3.5倍,中断返回速度是原来的2.6倍。     

"龙腾R2"微处理器精确中断优化实现

介绍了"龙腾R2"微处理器精确中断的实现方法,详细讨论了备份缓冲区精确中断优化方法和中断指令缓冲区中断响应机制.在"龙腾R2"微处理器上的实验结果表明,采用备份缓冲区和中断指令缓冲区的精确中断方法在不影响微处理器速度的情况下,中断响应速度是原来的3.5倍,中断返回速度是原来的2.6倍.     

“LongtiumC2”微处理器流水线设计

介绍一款32位CISC结构微处理器“LongtiumC2”的流水线设计。针对CISC结构微处理器流水线设计的难点,采用微指令流水执行等技术,设计了“LongtiumC2”的7级流水线结构,以及与流水线相关的处理机制和精确中断的实现机制,实现了一个具有较高性能的CISC微处理器的流水线。仿真和综合结果表明,该流水线设计能够满足“LongtiumC2”微处理器的功能和性能要求。     

基于VxWorks的嵌入式SOC的设计与实现*

提出了一种以自主研发的32位RISC结构高性能嵌入式微处理器"龙腾"R2为核心,包括存储控制单元、中断控制器、微处理器接口单元、中央控制单元、配置寄存器单元等的嵌入式SOC微处理器的设计方法,成功实现了VxWorks操作系统的移植.     

32位RISC微处理器FPGA验证平台设计与实现

微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。     

32位嵌入式CISC微处理器设计

LongtiumC2微处理器是西北工业大学自主产权设计的嵌入式32位CISC微处理器,与Intel 486DX2完全兼容,工作频率133MHz,规模约100万门,功耗小于1W.在微体系结构方面,提出硬连线和微程序相结合的控制通路设计方案,增强了处理器的灵活性和扩展能力.在流水线方面,为了实现精确中断,提出了基于微操作的指令指针跟踪方案,不但可以精确地保存中断现场,而且省去了等待指令边界的时间,实现了中断的快速响应.为了实现Longti-umC2的低功耗特性,提出了译码控制核心的低功耗设计方案,使译码器和微内核的功耗分别下降26%和19%.最后,为了快速、完备、有效地对LongtiumC2进行功能验证,提出了一种微处理器的系统级验证策略,使用虚拟系统和FPGA来同时搭建系统级验证平台,并采用Vera进行基于功能点的覆盖率验证,提高了验证工作的效率和置信度.     

现代微处理器的中断处理技术

本文人中断的精确性，中断处理系统的实现方式，各类中断处理硬件等方面详细介绍现代微处理器中所采用的各种中断处理策略和硬件实现技术，并结合十种微处理器的中断处理实现，讨论中断处理的各个阶段中所能采用的策略与技术。     

嵌入式操作系统中断现场保护的优化策略

大多数嵌入式操作系统在进入中断后进行中断现场保护时选择保护所有通用寄存器，这种普遍的做法延长了微处理器的访存时间，并且增加了产生存储器分体冲突的可能性。本文提出根据中断服务子程序对通用寄存器的需求而进行中断现场保护的策略，有效减少了中断现场保护时所需保护的通用寄存器数量．缩短了中断响应时间．提高了系统的中断实时性。最后，对这种优化策略进行了总结。     

“龙腾R2”微处理器模块级验证

针对"龙腾R2"微处理器验证过程中的存在验证规模大,人力资源不足的问题,采用流水线模型构建随机的指令序列生成器,搭建以功能覆盖率为导向的自动化验证平台;该平台在仿真验证过程中能根据处理器的运行状态及覆盖率实时地调整指令流以侧重当前验证不充分的功能模块,实现自动化验证;通过仿真,与传统方法相比,在达到同等验证程度的情况下,使用该平台验证周期明显缩短,同时验证覆盖率也有所提高。     

支持多机环境的片上Cache的设计与实现

Cache是高性能微处理器解决CPU和存储器速度差异问题的有效措施之一。在共享存储器的多机环境下，共享数据在多个处理器的片上Cache中分布，Cache间维持数据一致性成为关键。该文讨论了32位嵌入式微处理器“龙腾R2”的Cache的设计和实现和支持多机环境的Cache一致性实现方法，并给出了实现的结果。     

32位嵌入式CPU的微体系结构设计

介绍一款自主设计的嵌入式CPU的微体系结构,给出流水线的设计、分支预测的策略、乱序执行指令的顺序提交、精确异常等议题.提出了CPU内5个执行单元的功能,以及CPU的存储子系统.目前该CPU的前端设计已经完成并通过了FPGA验证.     

STM32中SysTick延时中断的优先级调整

本文就STM32单片机的SysTick延时中断及中断处理中进行中断优先级调整进行了一些讨论,主要是在同时存在串口中断时的情况下进行研究,并具体分析了一个Delay_us()库函数和串行中断响应的程序实例.在多个中断并存的情况下,SysTick延时中断的优先级直接影响中断的CPU/系统资源占用和服务响应时间,因此对其研究很有必要.     

有限状态机在中断控制器设计中的应用

80386EX的中断控制器82C59A不论设置为边缘触发方式还是电平触发方式,均要求维持中断输入信号的高电平至第一个INTA#的下降沿结束,否则将产生误中断输出。由于系统内部及外部中断源中断方式不同,不能完全满足对电平持续时间的要求。为避免产生误中断,应用Mealy型有限状态机基本原理,提出通过在CPU和中断控制器两者之间加入Mealy型有限状态机,将中断输入信号和时序信号结合起来,输出满足中断控制器对高电平时序要求的中断信号,从而从根本上解决因时序引起的误中断输出问题。使用CPLD实现了这个设计,通过模拟仿真及实际应用,进一步论证了方案的合理性和可行性。实践证明这种设计方案可以很好的解决因时序产生的中断误输出问题,提高了中断响应的效率,在高速运算及精密控制方面有明显的优势。     

防止电平触发方式下发生不必要中断的方法

当在计算机应用系统中使用电平触发申请方式的硬件中断时，要特别注意考虑解决在中断源申请一次中断并在CPU已响应此次中断后如何撤消中断请求的问题，及如何避免“一次请求，多次中断”的现象发生。通过对硬中断过程的分析，给出了解决该问题的方法并说明了每种方法的特点。     

Verification of FM9801: An Out-of-Order Microprocessor Model with Speculative Execution, Exceptions, and Program-Modifying Capability

We have verified the FM9801, a microprocessor design whose features include speculative execution, out-of-order issue and completion of instructions using Tomasulo's algorithm, and precise exceptions and interrupts. As a correctness criterion, we used a commutative diagram that compares the result of the pipelined execution from a flushed state to another flushed state with that of the sequential execution. Like many pipelined microprocessors, the FM9801 may not operate correctly if the executed program modifies itself. We discuss the condition under which the processor is guaranteed to operate correctly. In order to show that the correctness criterion is satisfied, we introduce an intermediate abstraction that records the history of executed instructions. Using this abstraction, we define a number of invariant properties that must hold during the operation of the FM9801. We verify these invariant properties, and then derive the proof of the commutative diagram from them. The proof has been mechanically checked by the ACL2 theorem prover.     

中断驱动控制系统的有界模型检验技术

针对一类中断驱动的航天控制系统,给出了有界模型检验的算法.这类系统由中断处理程序和操作系统调度的任务组成.当中断发生时,对应的中断处理程序响应中断事件,并可以修改控制变量值,以便在系统任务中完成后续工作.操作系统周期性地调度任务序列处理日常事务以及中断事件的后续工作.使用了带中断标记的时间自动机对中断事件和任务调度事件进行建模,并使用中断向量表和中断处理程序的伪代码模型共同描述中断的处理过程.控制变量将中断处理过程和系统任务相关联,中断处理程序可以设定某个控制变量,而系统任务则通过检查该控制变量来确定是否需要进行后续处理.对于这样的形式化模型,给出了检验关键时序性质的有界模型检验算法.该算法使用深度优先的方式遍历所有长度小于等于K的可行路径,并使用SMT Z3实现了对时间约束和规约的处理.     

在NUAL处理器中实现精确中断

精确中断是实现软中断调试的关键。由于NUAL程序的特点,在NUAL处理器中实现精确中断比较困难。现有的重放缓冲和当前状态缓冲机制虽然能够解决这一问题,但前者实现代价较大,而后者则需要编译器支持。本文深入分析了中断处理过程,提出了结果写回缓冲机制,详细描述了它的原理和工作过程,并对该机制进行了模拟验证。最后,本文分别从硬件代价、功耗和副作用等方面对三种机制进行了比较。结果表明,结果写回缓冲机制在各方面均优于重放缓冲机制,而在整体上也优于当前状态缓冲机制。     

μC/OS-Ⅱ中断底半部机制的设计与实现

设计并实现一种应用于μC/OS-Ⅱ系统的中断底半部机制。该机制与内核本身提供的信号量、消息邮箱等机制位于同层，同时支持有优先级的中断底半部静态触发和无优先级的动态注册。在大型海洋资料浮标项目中的应用结果表明，该机制可有效提高系统的响应速度和稳定性。     

Formal Verification of Out-of-Order Execution with Incremental Flushing

We present an approach for formally verifying that a high-level microprocessor model behaves as defined by an instruction-set architecture. The technique is based on a specialization of self consistency called incremental flushing and reduces the need and effort required to create manually-generated implementation abstractions. Additionally, incremental flushing reduces the computational complexity of the proof obligations generated when reasoning about out-of-order execution. This is accomplished by comparing the functional behavior of the implementation abstraction over two sets of inputs: one that represents normal operation and one that is simpler, but functionally equivalent. The approach is illustrated on a simple out-of-order microprocessor core.