晶圆低温直接键合技术研究进展

晶圆低温直接键合技术与传统键合方式相比具有对晶片及器件损伤小、无中介层污染、无需外部电场辅助等优势,在功率型半导体光电及电力电子器件、大功率固体激光器、MEMS、光电集成等领域具有巨大的应用潜力.文章从低温直接键合技术的发展历程入手,重点介绍了湿法疏水键合、湿法亲水键合和等离子体活化键合的物理化学机制.系统阐述了低温直接键合的工艺流程和键合强度的表征方法,探讨了低温直接键合的技术发展趋势,并对低温直接键合工艺的改善和创新应用拓展进行了展望.     

应用于三维集成的晶圆级键合技术

随着芯片集成度的不断提高以及CMOS工艺复杂度的增加,集成电路的成本及性能方面的问题越来越突出,基于TSV技术的三维集成已成为研究热点,并很有可能是未来集成电路发展的方向.在三维集成中,键合技术为芯片堆叠提供电学连接和机械支撑,从而实现两层或多层芯片间电路的垂直互连.介绍了几种晶圆级三维集成键合技术的特点及研究现状.     

用于MEMS器件的键合工艺研究进展

随着MEMS器件的广泛研究和快速进步,非硅基材料被广泛用于MEMS器件中.键合技术成为MEMS器件制作、组装和封装的关键性技术之一,它不仅可以降低工艺的复杂性,而且使许多新技术和新应用在MEMS器件中得以实现.目前主要的键合技术包括直接键合、阳极键合、粘结剂键合和共晶键合.     

面向三维集成的等离子体活化键合研究进展

三维集成技术已成为促使半导体芯片步入后摩尔时代的重要支撑。晶圆直接键合技术无需微凸点和底充胶填充工艺,依靠原子间相互作用力即可实现高密度与高强度互连,是三维集成发展的重要研究方向之一。其中等离子体活化作为一种高效的表面处理手段,是晶圆低温键合的关键。针对等离子体活化低温键合技术在半导体芯片同质或异质键合中的研究进展进行了综述,主要介绍了等离子体活化在硅基材料直接键合及金属-介质混合键合中的作用机理和键合效果,进而对该技术的未来发展趋势进行了展望。     

基于低温键合技术制备SOI材料

通过N+等离子体对Si片以及SiO2片表面活化，进行直接键合，研究了键合强度与退火温度的关系.研究结果表明退火温度从100℃升高到300℃的过程中，键合强度明显加强；高于300℃，键合强度略有增加，但不明显. 结合N+等离子体处理技术和Smart-Cut技术制备出SOI结构，顶层硅缺陷密度表征表明在500℃退火后可得到较好的缺陷密度. 该研究结果提供了一种SOI低温技术.     

基于低温键合技术制备SOI材料

通过N+等离子体对Si片以及SiO2片表面活化,进行直接键合,研究了键合强度与退火温度的关系.研究结果表明退火温度从100℃升高到300℃的过程中,键合强度明显加强;高于300℃,键合强度略有增加,但不明显.结合N+等离子体处理技术和Smart-Cut技术制备出SOI结构,顶层硅缺陷密度表征表明在500℃退火后可得到较好的缺陷密度.该研究结果提供了一种SOI低温技术.     

基于低温键合技术制备SOI材料

通过N 等离子体对Si片以及SiO2片表面活化,进行直接键合,研究了键合强度与退火温度的关系.研究结果表明退火温度从100℃升高到300℃的过程中,键合强度明显加强;高于300℃,键合强度略有增加,但不明显.结合N 等离子体处理技术和Smart-Cut技术制备出SOI结构,顶层硅缺陷密度表征表明在500℃退火后可得到较好的缺陷密度.该研究结果提供了一种SOI低温技术.     

基于混合气体活化的硅基钽酸锂晶圆键合研究

集成在硅基衬底上的钽酸锂薄膜在新型声学器件上具有重要应用，等离子体活化键合是其主要的集成方式，相关研究报道众多但仍缺乏对等离子体活化工艺的深入研究。本文研究了LT和Si衬底晶圆在不同活化气氛、频率和时间下的亲水性接触角变化情况，探索了一套可以显著提高键合强度的活化参数。研究结果发现，对晶圆表面采用N₂加O₂混合活化60 s后，LT和Si衬底晶圆亲水性接触角达到最小值，分别为4.244°和3.859°。键合后用SEM扫描了样片的横截面，发现键合质量良好。最后对比了用O₂、N₂和Ar活化60 s,以及N₂加O₂混合活化60 s后键合片的键合强度，发现混合气体活化后键合强度最大，达到了9.05 MPa。     

晶圆键合技术在LED应用中的研究进展

简要介绍了晶圆键合技术在发光二极管(LED)应用中的研究背景,分别论述了常用的黏合剂键合技术、金属键合技术和直接键合技术在高亮度垂直LED制备中的研究现状,包括它们的材料组成和作用、工艺步骤和参数以及优缺点.其中,黏合剂键合是一种低温键合技术,且易于应用、成本低、引入应力小,但可靠性较差;金属键合技术能提供高热导、高电导的稳定键合界面,与后续工艺兼容性好,但键合温度高,引入应力大,易造成晶圆损伤;表面活化直接键合技术能实现室温键合,降低由于不同材料间热失配带来的负面影响,但键合良率有待提高.     

基于共晶的MEMS芯片键合技术及其应用

叙述了MEMS封装中共晶键合的基本原理和方法,分析了Au-Si、Au-Sn、In-Sn等共晶键合技术的具体工艺和发展,并对其应用作了介绍.     

基于聚合物介质的低温硅硅键合研究

聚合物低温键合技术是MEMS器件圆片级封装的一项关键技术。以苯并环丁烯(BCB)、聚对二甲苯(Parylene)、聚酰亚胺(Polyimide)、有机玻璃(PMMA)作为键合介质,对键合的温度、压力、气氛、强度等工艺参数进行了研究,并分析了其优缺点。通过改变Parylene的旋涂、键合温度、键合压力、键合时间等工艺参数进行了优化实验。结果表明,在230 ℃的低温键合条件下封装后的MEMS器件具有良好的键合强度(＞3.600 MPa),可满足MEMS器件圆片级封装要求。     

三维互连中光刻及晶圆级键合技术的挑战、趋势和解决方案

基于它的技术优势三维集成技术正在不断地被应用到新的产品中,也包括被应用到消费电子产品里。N时也对许多工艺提出了新的要求,其中也包括光刻和晶圆级键合。三维集成技术还是需要光刻工艺来完成图形的转换．为此．讨论了三维集成工艺对工艺设备和技术提出的挑战。介绍了SUSS公司与三维技术相关的产品。着重讨论与三维集成工艺相关的光刻和键合工艺。描述了三维集成对它们提出的挑战以及目前已有的解决方案和前景。并介绍一款新的具有0．25汕m对准精度的接近接触式光刻机。     

3D互连中光刻与晶圆级键合技术面临的挑战,趋势及解决方案(英文)

目前,3D集成技术的优势正在扩展消费类电子产品的潜在应用进入批量市场。这些新技术也在推进着当前许多生产工艺中的一些封装技术包括光刻和晶圆键合成为可能。其中还需要涂胶,作图和蚀刻结构。探讨一些与三维互连相关的光刻技术的挑战。用于三维封装的晶圆键合技术将结合这些挑战和可用的解决方案及发展趋势一并介绍。此外还介绍了一种新的光刻设备,它可通过图形识别技术的辅助实现低于0.25μm的最终对准精度。对于采用光刻和晶圆级键合技术在三维互连中的挑战,趋势和解决方案及SUSS公司设备平台的整体介绍将根据工艺要求来描述。在这些技术中遇到的工艺问题将集中在晶圆键合和光刻工序方面重点讨论。     

用氧等离子体激活处理的低温硅片直接键合技术

针对在ＭＥＭＳ加工中所要求的低温键合,提出了一种用氧等离子体激活处理来降低退火温度的低温硅片直接键合技术。研究了低温ＳＤＢ的特性并得出了经过氧等离子体处理的硅片界面能比常规同条件的ＳＤＢ提高近１０倍的结论。最后详细探讨了其键合机理。     

直接键合SOI晶圆的工艺

使用直接键合晶圆工艺制作SOI晶圆. 分别讨论了晶圆净度与表面平坦度对于键合晶圆缺陷的影响，还通过将氧化层生长在不同晶圆上的方法,比较不同方法对于挠曲度的影响. 结果表明，晶圆的凹陷造成键合晶圆发生缺陷，通过红外光可以准确检验出晶圆界面缺陷. 不同的氧化层生长方式明显地改变了键合晶圆的挠曲度.     

直接键合SOI晶圆的工艺

使用直接键合晶圆工艺制作SOI晶圆.分别讨论了晶圆净度与表面平坦度对于键合晶圆缺陷的影响,还通过将氧化层生长在不同晶圆上的方法,比较不同方法对于挠曲度的影响.结果表明,晶圆的凹陷造成键合晶圆发生缺陷,通过红外光可以准确检验出晶圆界面缺陷.不同的氧化层生长方式明显地改变了键合晶圆的挠曲度.     

晶圆叠层3D封装中晶圆键合技术的应用

论述了晶圆叠层3D封装中的典型工艺——晶圆键合技术,并从晶圆键合原理、工艺过程、键合方法、设备要求等方面对其进行了深入探讨;以期晶圆叠层3D封装能够应用到更加广泛的领域。     

临时键合技术在晶圆级封装领域的研究进展

随着5G、人工智能和物联网等新基建的逐步完善,单纯依靠缩小工艺尺寸来提升芯片功能和性能的方法已经难以适应未来集成电路产业发展的需求。为满足集成电路的多功能化及产品的多元化,通过晶圆级封装技术克服摩尔定律物理扩展的局限性日趋重要。目前,在晶圆级封装正朝着大尺寸、三维堆叠和轻薄化方向发展的背景下,临时键合与解键合（TBDB）工艺应运而生。针对晶圆级封装领域可商用的TBDB技术,论述了不同TBDB工艺在晶圆级封装领域的研究进展及应用现状,明晰了不同TBDB技术所面临的挑战和机遇,提出了相应的解决方案,并展望了未来的研究方向。     

用于MEMS器件芯片级封装的金-硅键合技术研究

MEMS器件大都含有可动的硅结构,在器件加工过程中,特别是在封装过程中极易受损,大大影响器件的成品率.如果能在MEMS器件可动结构完成以后,加上一层封盖保护,可以显著提高器件的成品率和可靠性.本文提出了一种用于MEMS芯片封盖保护的金-硅键合新结构,实验证明此方法简单实用,效果良好.该技术与器件制造工艺兼容,键合温度低,有足够的键合强度,不损坏器件结构,实现了MEMS器件的芯片级封装.我们已经将此技术成功地应用于射流陀螺的制造工艺中.