执行加密程序的微处理器

本文研究这样一种微处理器,它执行在制造时已加密的计算机程序,而在非认可的计算机中禁止该程序的执行,这微处理机通过替换、换位和模二加的组合一次一条地进行解密和执行加密程序,在这过程中每条指令的地址与指令相结合。每个单元可以使用唯一的一组替换使得在一个微处理器可执行的程序在任何其它的微处理器中不能执行。     

一种加速嵌入式RISC微处理器EEPROM指令读取的方法

提出了一种EEPROM作为嵌入式RISC微处理器的程序存储器时加速指令读取速度的方法。该方法结合具体使用的EEPROM模块和基于4级流水线的RISC微处理器的设计，对流水线EEPROM读取程序顺序执行和不能顺序执行时的相应情况进行了分析，以确保系统的程序能正确执行。最后，给出了流水线读取EEPROM的电路实现组织结构。     

一种AES算法中S盒和逆S盒替换的表达式方法

S盒替换与逆S盒替换是AES算法性能的主要瓶颈,它直接影响AES芯片的运算速度.在优化Q-M化简法基础上,提出了一种实现AES算法中S盒替换和逆S盒替换的表达式方法,这种表达式方法相比于普遍使用的查表法,其延时减小了8.5%,面积减小了27.4%,功耗减小了17%.     

一种采用3级指令流水线的51内核设计

流水线技术是提高系统带宽的一项强大的实现技术,并且不需要大量附加的硬件设置.在微处理器设计中采用流水线技术是提高微处理器性能的一种很有效的方法.本文主要介绍了自行设计的一种采用3级指令流水线的51内核的设计和实现.内容包括：3级指令流水线的划分以及相应的系统结构框架,51指令集中各种类型指令的执行情况,间接寻址功能的实现方法,流水线数据相关问题的解决方案,最后讨论设计的FPGA实现.     

高速8位RISC微控制器内核设计

在对传统的MCS51系列单片微控制器的局限性进行分析的基础上,设计了一种基于增 强8位RISC构架的微控制器(MCU)内核.该MCU核采用哈佛结构、16位指令字长和8位数据字长,通过设计单周期指令、在内部设置多个快速寄存器及采用硬布线逻辑代替微程序控制的方法,加快了微处理器的速度,提高了指令的执行效率.计算机仿真验证和FPGA仿真验证的结果表明,该MCU的最高时钟频率和指令执行效率等指标均优于MCS51的5倍以上.     

基于控制流的混合指令预取

取指令能力的高低对微处理器的性能有很大影响.指令预取技术能够有效地降低指令Cache的访问失效率,提高微处理器的取指令能力,进而提高微处理器的性能.本文提出了一种基于程序控制流的混合指令预取机制,它采用顺序预取和非顺序预取相结合的方式将指令提前读入指令Cache.模拟结果显示,该方法能够有效地提高指令Cache访问的命中率,并具有实现简单,无效预取率低等特点.     

S1240交换数据自动生成系统的设计与开发

提出一种通过数据报告分析实现的S1240制式交换机数据自动生成的构想,设计出S1240交换数据自动生成系统。通过运用面向对象的软件设计方法开发该系统,开发完成后,系统能够根据S1240交换机报告自动生成用户性能更改指令。系统执行过程中,无需任何人工操作即可完成预定任务。该方案的最终效果是通过系统的智能化处理,使交换割接中所需的数千用户交换数据指令高效、准确无误地自动生成。     

32位CISC微处理器流水线的设计

介绍一款全正向自主设计的32位CISC结构微处理器龙腾C2中的流水线设计．该处理器与Intel486DX4指令集兼容。针对CISC结构微处理器流水线设计的难点,采用了微指令流水执行等技术．设计了龙腾C2的7级流水线结构。分析了影响流水线正常执行的各种因素,设计了流水线相关处理机制和精确中断实现机制．实现了一个具有较高性能的CISC微处理器的流水线。仿真和综合的结果表明。该流水线的设计满足龙腾C2微处理器的功能和性能要求。     

高性能16位徽处理器IP软核设计

在对标准Intel 8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计.从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证.该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容.     

基于片内总线的系统芯片（SoC）硬件调试器

本文提出基于SoC片内总线的嵌入式硬件调试器的设计方法,提高了调试速度和通用性,使SoC用户通过简单的标准串口就能够暂停内都微处理器的指令流水线,快速地访问微处理器内部的寄存器、外部的存储单元,监视内部的指令执行情况和片内总线的数据传输情况。     

高性能16位微处理器IP软核设计

在对标准Intel8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计。从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证。该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容。     

数字CNN微处理器的指令集设计

指令集的设计直接影响到数字CNN微处理器的通用性、灵活性以及可编程性,因此是其设计中的关键内容之一.在充分研究数字CNN微处理器的实现方式及其实现原理的基础上,提出其指令集的设计方法,该方法具有一定的通用性,设计的指令简单实用.利用该方法设计的指令对图像进行处理具有良好的性能和效果.     

利用硬件抽象机模拟执行技术设计JAVA处理器

提出了一个基于硬件抽象机的流水线微处理器设计框架,创造性地使用了一种基于标签结构的模拟执行技术.基于这一框架,描述了一个堆栈抽象机的工作原理,实现了一个Java指令级并行处理器.利用堆栈硬件抽象机和堆栈指令折叠技术的组合解决了Java处理器中的堆栈依赖瓶颈问题.软件模拟证明了该处理器能够最大限度地挖掘出Java程序中的指令级并行,并且拥有更高的处理能力.     

基于CCl101的车间无线通信系统设计

针对无线通信技术在车间通信方面的不断发展,提出了一种车间无线数据交换系统并对其动静态性能做出研究,为其能够在车辆碰撞预警中应用做好前期的理论和试验研究.该系统是以单片机STC12CSa60S2为微处理器,基于无线收发芯片CC1101的通信模块系统.对其工作原理和工作方式进行了分析,给出了其软硬件设计,阐述了通信模块的接口实现过程,并在硬件测试中验证了所设计的系统在静态及低速动态环境中性能良好.     

演化密码与DES密码的演化设计

本文提出演化密码的概念和用演化计算设计密码的方法。演化密码在理论和应用中都有重要意义。本文对DES的核心部件S盒进行了实际演化，得到一种用演化计算设计S盒的方法，并获得了一批安全性能优异的S盒。用演化方法设计出一族安全性能渐强的S盒或其他部件，分别以这些S盒或其他部件构造DES，就可使DES密码体制本身进行演化，而且安全性能愈来愈强。     

有问有答

问1:(1)卡西欧MF-35型电子琴中的μPD8049-552集电路是单片微处理器吗?请介绍它的主要性能.我有一块TMP8O49P集成电路,能否用来代替它?(2)能否将乐曲贮存在简单的家用电子计算机中,用来控制电子琴,使它演奏乐曲?其效果比人手演奏乐曲的效果是好些还是差些?(新疆石河子陈才华、西藏拉萨曹承宗等问)答:(1)8049是一种单片微处理器,其主要性能如下:(a)电源:5V;(b)工艺:NMOS;(c)字长:数据8,指令8;(d)内藏RAM128×8;(e)内藏ROM3K×8;(f)指令数:96;(g)指令执行时间:2.5～5μs.μPD8049-552和TM/MP8049P的功能相同.但问题在于,其内部ROM所贮存的内容是根据用途而异的.     

SN8P1907微控制器在称重系统中的应用

SN8P1907是一款8位CMOS低功耗微处理器,它内置16位A/D转换模块和4 COM、12SEGMENT液晶驱动模块.文中给出了采用SN8P1907单片机设计小型称重系统的具体方法,该方法可以节省外置A/D转换器件和外部液晶驱动器件;同时具有设计程序简单等优点,因而是一种性价比很高的设计方案.     

基于Verilog-HDL的RISC/DSP微处理器IP核的设计

设计了一种新的既能用作通用微处理器又能用于32位定点DSP运算的RISC/DSP架构.DSP操作与ALU运算共享寄存器组,并行执行.为了提高该处理器的性能又不增加硬件复杂性,运用了可变长度的指令来提高代码密度,四级流水线提高程序执行效率,有限状态机来快速响应中断/例外.所有的模块都是基于Verilog-HDL语言,经过EDA工具的综合分析后给出了整机的RTL视图和功能仿真波形图.     

高性能路由器中CAM控制器的设计

CAM以强大的查表性能,被广泛应用到高性能路由器中.按照定制的CAM存储体规范,提出了一个详细的CAM控制器的设计方案.该方案可以对8级CAM存储体进行控制,每个存储体可以配置独立的ID值,支持只对具有某一ID值的CAM块进行独立的搜索操作.搜索操作能够给出最高优先级匹配的命中结果.采用8级流水结构对8个存储体进行控制.搜索指令与搜索指令背靠背执行时,只需要间隔一个空周期,实现了快速的搜索操作.     

基于S3C2410X的GPON用户终端的设计

首先简要介绍了GPON网络系统结构,在此基础上根据GPON协议和用户终端要求提出了基于S3C2410X的GPON用户终端整体结构,分别从单纤三向光学模块,光电收发模块,FPGA处理模块和微处理器模块这四方面对它进行阐述.重点论述了微处理器模块,包括嵌入式微处理器的选型,外围电路及应用接口设计和嵌入式微处理器S3C2410X软件平台的选择.