非线性锁相环的分析与仿真

提出了一种改进锁相环非线性性能的方法,在基本锁相环的基础上增加一个非线性器件N和一个低通滤波器(LPF),使用鉴频鉴相器(PFD)代替鉴相器(PD).利用Matlab软件的Simulink功能模块对非线性锁相环性能进行仿真和验证,直观地得出了频率捕捉时间、频率捕捉范围、相位噪声等锁相环参数,验证了在噪声环境下改进方法的可行性及其优点.结果表明,采用该方法可使锁相环具有大的捕捉范围并能快速锁定,输出信号的相位噪声低,锁相环的捕捉性能和跟踪性能提高.     

新型三相锁相环抗干扰能力分析

介绍基于旋转坐标变换和基于对称分量法的新型三相锁相环基本原理,借助Matlab/Simulink搭建仿真模型进行分析,结果表明,输入信号在干扰条件不同的情况下,均能有效地实现相位跟踪。     

基于ADF4113的锁相环频率合成PLL模块设计

介绍锁相环频率合成技术及特点。结合ADF4113芯片,设计PLL模块及滤波器,并对其进行仿真,相关的环路参数与算法计算结果基本相仿。锁相环频率合成PLL模块研究,对频率合成设计具有现实意义。     

同步网的锁相环设计

本文论述了程控交换机中同步的锁相环设计原则、方法和步骤，并且举例说明了三级时钟锁相环的设计过程。     

一种改进的非线性锁相环分析及仿真方法

在线性锁相环CAD仿真的基础上,提出了用通用电路分析程序(如IsSpice、Pspice等)对锁相环非线性特性进行分析与仿真的方法,并通过一个具体的正弦型鉴相器例子分析了不能用线性模型分析方法解决锁相环非线性捕捉过程,通过仿真提出了用CAD模型判别该类环路的频率捕捉带方法。     

利用卡尔曼平滑技术改善数字锁相环抗噪声性能

本文探讨了利用推广的卡尔曼平滑技术改善数字锁相环在角度调制系统中的抗噪声性能的方案。文章从系统的状态空间模型出发,导出了一种改进型的数字锁相环的模型以及一阶环的性能分析.结果表明,改进模型虽然引入了固定的时延,但其抗噪声的性能得到了明显的改善.     

强震下混凝土结构渐进倒塌性能分析与设计新进展

对重大工程结构进行强地震作用下的渐进倒塌全过程分析并建立相应的设计方法已成为当前地震工程领域的发展趋势．现行抗震设计规范中针对结构临界倒塌状态的界定、抗倒塌性能与倒塌机制的评估方法等方面已不能适应发展迅速的结构性能优化设计理论和日趋复杂的建筑使用环境的要求．围绕结构渐进倒塌过程分析、相关设计规范或指南、结构抗渐进倒塌性能及其设计以及结构渐进倒塌地震损伤性能评估4个方面的最新研究进展进行了回顾,并指出了其中存在的一些问题．     

万兆校园以太网的设计与性能分析

文章根据校园网的发展现状,提出将万兆以太网引入到校园网的设计中,结合万兆以太网在校园网中的具体实施方案,并对网络性能进行分析。     

基于双派克变换的单相数字锁相环设计

针对单相并网变流器的同步问题,为了消除传统正交虚拟信号生成中的延迟环节,结合坐标变换,提出了一种基于双派克变换的无正交虚拟信号的同步单相锁相环设计方法。将单相信号作为派克变换的一相输入,另一相为零,通过两个派克变换,最终获得单相信号的频率和相位,并验证了算法的正确性。分析了基于双派克变换的数字锁相环系统结构;解决了数字系统初值优化的问题;设计了相应的压控振荡器和滤波器及双派克变换的程序结构,实现了系统的数字化设计。仿真和实验结果表明,所设计的基于双派克变换的数字锁相环可准确快速地实现锁相功能。     

基于VHDL语言的数字锁相环的设计与实现

为了改善数字通信系统的同步性能，保证系统工作稳定、可靠，对锁相环电路进行了研究。在分析模拟锁相环缺点的基础上，介绍了数字锁相环的工作原理，并用VHDL语言对该系统进行了设计，给出了数字锁相环电路3个主要模块的设计过程及仿真结果，得到了该系统的顶层电路。实验及仿真结果表明，数字锁相环是解决同步问题的重要措施之一。     

一种数字锁相环的参数设计方法

数字锁相环在实际通信系统中应用广泛,但其精确的环路参数设计比较困难。针对这一问题,以数字反正切载波恢复锁相环为例给出了一种环路参数设计方法,利用模拟环路和数字环路的对应关系,完成数字锁相环的参数设计。仿真结果表明了该方法的有效性。     

单同步坐标系软件锁相环控制器参数设计

针对复杂的锁相环控制器参数设计问题,提出了一种简单实用的控制器参数设计方法。在分析三相锁相环原理的基础上,对单同步坐标系软件锁相环控制结构进行微偏线性化处理,求出其控制器等效传递函数为典型II型系统,按照典型II型系统参数设计原则推导出连续系统下的PI参数设计公式。通过对连续系统控制器离散化处理,推导出一套简单实用的数字系统三相软件锁相环控制器参数设计公式。建模仿真结果表明,锁相环系统动静态性能优越,验证了由该公式设计PI参数的合理性与实用性。     

降低电荷泵锁相环频率合成器的杂散分析

为了改善锁相环频率合成器的杂散,分析了电荷泵锁相环频率合成器杂散的表征形式以及产生的原因,并提出了5种降低杂散的方法,最后通过ADS软件进行了仿真.仿真结果表明:在改变参数为原先的50%的情况下,减小分频比来降低杂散的效果最为明显,可以减小3.823 dB,而减少环路极点则相对弱一些,只减小了1.605 dB.在工程实践中借鉴这些方法可设计出符合杂散需求的频率合成器.     

大型船用清淤装置关键部件设计与性能分析

文章首先对大型离心泵的核心部件(叶轮、蜗壳)进行三维模型设计,并基于Xflow对离心泵进行内部流场分析,搭建离心泵性能测试系统并进行扬程、流量等方面的测试,测试结果表明各项参数均符合国家标准要求,验证了离心泵设计的合理性.     

基于脉冲锁相环的超宽带定位接收机设计

为减小短距离定位的复杂度,基于能量检测等非相关方法的波达时间(TOA)估计成为超宽带定位研究的热点领域.但当前方法仍须基于次Nyquist采样,即使采用帧或符号速率采样,也需要高精度步进搜索.借鉴锁相环频率综合器中取样锁相环原理,采用脉冲锁相环实现对超宽带脉冲信号的捕获,实现定位测距.由于在超宽带信号条件下,锁相环具有很高的干扰抑制作用,可以在极低信噪比下获得很低的TOA均方误差.在定位接收机实现中,利用了低复杂度的集成低频锁相环实现了定位测距功能.通过计算机仿真分析和电路实验表明该方法可靠性高,对硬件性能要求低,电路实现简单,易于集成化.     

扩频通信同步系统中锁相环的设计

针对扩频通信系统的载波同步,提出一套完善的数字锁相环设计方案.该方案利用新颖的可控根法完成1~3阶模拟锁相环(APLL)环路参数设计,并实现从模拟域到数字域的转换,得到的数字锁相环(DPLL)的环路参数由单边环路噪声带宽BL和采样间隔T确定.分别对各阶数字锁相环的稳定约束、各种输入条件下的相位误差瞬态响应、稳态相位误差以及存在噪声时环路的跟踪性能进行理论分析,从而得到BL与T的选取原则.实验结果证明了分析的正确性和设计的有效性.     

并行软件性能监测分析工具的设计与实现

本文详细介绍了一个可对运行在多处理机上的并行应用软件进行性能评估的软件工具包。文章首先提出了性能分析的主要任务，然后较细致地介绍了并行软件性能监测工具包的设计与实现思想。利用工具包可以对并行程序执行过程作详细分析，能够帮助算法设计人员及软件体系结构设计人员揭示系统的行为，分析影响应用软件执行效率的因素和瓶颈，据此通过改进和优化软件结构，达到充分利用某种应用软件的内在并行特征和硬件特色，提高运行效能之目的。     

FPLL环路性能分析及优化准则

通过建立联合环路的数学模型,将锁频环(FLL)跟踪误差引入锁相环(PLL),能准确推导出二阶FLL辅助三阶PLL的相位跟踪误差公式.推导结果表明,锁频环辅助的锁相环(FPLL)跟踪误差与之前针对单PLL或FLL的研究结果有较大差别: 考虑加加速度动态效果时,FPLL环路相位跟踪动态应力误差为零;FPLL相位热噪声跟踪误差不仅包含PLL的热噪声,而且具有FLL的热噪声成分.另外,不同于对FLL或PLL单独作优化,提出一个FPLL的联合优化准则: 以FLL动态应力误差小于PLL快速捕捉带为约束,相位跟踪误差最小为目标,对FLL和PLL带宽同时进行优化.最后,数值仿真结果表明,所作FPLL的环路性能分析正确,推导所得误差公式准确;联合优化所得FPLL环路可稳定工作,同时获得相对单PLL更好的相位跟踪精度.研究结果有助于之后FPLL的精确设计.