高速S—TTL组件的测试和应用

电子计算机的发展与数字逻辑集成电路有着密切的联系,在设计一台大型高速电子计算机时,需要考虑的一个问题就是选择采用何种型式的数字逻辑集成电路。随着半导体技术和工艺的飞速发展,各种不同形式的数字逻辑集成电路不断涌现。但是,对于大型高速电子计算机来说,可以采用的数字逻辑集成电路目前主要有二种:一种是射极耦合逻辑电路(ECL),另一种是采用肖脱基二极管钳位的晶体管—晶体管逻辑电路(S—TTL),这二种线路在使用     

线间串扰

现代电子数字计算机中,大量采用高速数字集成电路,一部百万次的计算机,其电路级延迟只有10毫微秒。一般来说,信号的上升时间与级延迟相等或略长一些。由于信号的上升时间很短,互连线之间的串扰极为严重,它自身的作用或者迭加其他内部噪音(包括电源噪音、地线噪音、反射噪音等)的作用,有可能使触发器在一个周期内多一次翻转甚至多二次翻转,或者打开在规定时间内不允许打开的     

中国计算机产业发展大事简记

1956年夏培肃完成了第一台电子计算机运算器和控制器的设计工作,同时编写了中国第一本电子计算机原理讲义。1957年哈尔滨工业大学研制成功中国第一台模拟式电子计算机。1958年中国第一台计算机——103型通用数字电子计算机研制成功,运行速度每秒1500次。1959年中国研制成功104型电子计算机,运算速度每秒1万次。1960年中国第一台大型通用电子计算机——107型通用电子数字计算机研制成功。1963年中国第一台大型晶体管电子计算机——109机研制成功。1964年441B全晶体管计算机研制成功。1965年中国第一台百万次集成电路计算机“DJS-Ⅱ”型操作…     

二进制加法器的高速进位电路

本文描述了二进制并行加法器的高速进位电路。电路由串联连接的射极跟随器组成,形成加法器各位进位信号的传输通路。 利用通用电路分析程序,对8级单块集成进位电路进行计算机模拟,预计每级进位延迟0.25毫微秒。 具有射极跟随器进位电路的8级加法器实验装置产生的每级进位延迟小于0.6毫微秒。用计算机模拟实验进位电路得到的结果与实际测量极其一致。实验电路性能和模拟单块电路性能之间的差别,是由于寄生负载不同。 对于采用单块进位电路的两个24位数和24个TTL全加器级,整个加法时间是22毫微秒,其中17毫微秒为传送通过第一级加法器需要的时间。     

亚毫微秒逻辑电路(F100K)性能的分析

<正> 引言随着计算机系统向高速大型机方向发展,对集成电路性能的要求也越来越高。MECL10K 电路是目前广泛使用的 ECL 电路系列,这种电路典型门的传输延迟为2.5ns,而且由于它没有电源,温度补偿性能,对于工作环境的要求是比较严格的。在研制高速大型计算机系统时,必须考虑这方面的要求。F100K 电路是现在世界上已能大量生产并已用于大型计算机系统的亚毫微秒 ECL电路系列。它的典型门的传输延迟为0.7ns,比起 MC10K 来要快得多。因此,在系统     

电流型触发器集成电路

前言随着电子计算机与数据处理技术日趋复杂,对数字集成电路的速度提出了更高的要求。近十年来,集成电路的制造技术在不断改进,平均延迟时间已经从原来的10~2毫微秒减小到1毫微秒以内,几乎提高了二个数量级。最近正在进行亚毫微秒电路的研制,但困难还很多。在亚毫微秒电路中,晶体管的截止频率f_T 必须达到5～7千兆赫,为了实现这样高的截止频率,要求元件隔离时所产生的寄生     

数字系统中串扰的预测

目前使用的数字逻辑电路有与组装互连延迟相当的延迟时间。在高速情况下,电路的互连不再是简单的短路,而呈现传输线特性。与传输线相关的现象,即由反射和串扰引起的额外的电压和电流,称之为互连噪音。在近来的文献中,对于反射和用于控制反射的传输线端接提供了充分的资料。然而,由于缺乏有关文献,串扰仍是数字系统设计者感到有些神秘的问题,致使系统设计过于谨慎,甚至更坏,使系统不能工作。尽管广泛地用ECL 和肖特基TTL 设计中型计算机,但是大型主机电路仍然趋向于选择     

高速双极型逻辑集成电路——ECL、TTL近况

前言 随着电子数字设备在高速大容量方面不断提出新的要求,对单元逻辑电路速度要求也越来越高。半导体集成工艺技术的飞速发展,已使毫微秒、亚毫微秒逻辑电路的生产和使用成为现实可能。 当前,双极型晶体管逻辑电路主要仍然是分饱和型和非饱和型两大类。市埸大量供应的半导体逻辑集成电路基本型式有:(1)二极管-晶体管逻辑电路(DTL),(2)晶体管-晶体管逻辑集成电路(TTL),(3)射极耦合电流开     

等平面隔离结构的存储器件

等平面隔离工艺最适合于要求高集成度和高速度的电路。尽管在高速存储器的设计上可以考虑各种各样的电路技术,然而对于等平面隔离存储器而论,还是采取了ECL 形式。ECL 结构有快速性和复杂逻辑电路的通融性以及较好的速度与功耗乘积,而且片子的面积也比TTL 小,尤其是因为ECL 是不饱和工作方式,不需要掺金或加肖特基二极管箝位,从而外延基极工艺可以得到良好的性能。正因为这些理由,在存储单元、译码器读写电路方面采用ECL 方式。如果采用TTL 的器件时,在同一片上要附加ECL-TTL 输出、输入电平转换器,而采用ECL 电路时,可以把电平转换器改换成ECL 缓冲寄存器。这种设计方法使ECL 与TTL 存储器由同一基本设计得出。图1所示的是ECL 存储器单元和它的外围电路。触发器是由集-基直接耦合的晶体管Q_1与Q_2和负载电阻R_1、R_2所构成的。旁路二极管是为了在选中单元时得到比非选中时通过电阻的维持电流更大的电流。     

高速CMOS电路简介(二)——54/74HC高速CMOS与其他类型集成电路的接口

<正> 在许多场合,54/74HC高速CMOS电路需要与其他类型逻辑集成电路或控制电路接口.HCMOS可以方便地与54/74LS、CD4000标准CMOS和10,000ECL等各种逻辑电路接口.逻辑接口可以分为两个主要的类型:采用同一电源电压的接口和采用不同电源电压的接口.后一种情况,通常需要一些电平转移电路,但有许多实用的电路可以使这一步骤大大简化.在一般情况下,上述两种接口类型只需要很少的外部线路或者不需要外部线路.一、54/74HC与TTL的接口高速CMOS电路的工作电源电压为2～6伏,因而可以在同一个5伏电源电压下与TTL电路接口.HCMOS与TTL的连接可以是TTL输出驱动CMOS输入或CMOS输出驱动TTL输入.这两种情况的接口都十分简单.     

TTL数字集成电路的使用方法及注意事项

<正> TTL集成电路的特点是开关工作速度快,每级门的平均延迟时间只有10毫微秒左右。由于电路的输出阻抗低,直流抗干扰性能好,适于组成稳定而可靠的高速系统,并易于同外部的其它逻辑系统匹配联用。下面介绍—些常用的使用方法和注意事项供使用者参考。     

200个门的ECL母片式LSI

在计算机主机逻辑中,运用高速LSI 的要求得到了广泛的承认。采用目前的硅制造工艺,主要问题是如何获得足够高的集成度与低功耗。在短的生产周期内,制造大量的单一类型的部件也是困难的。本文叙述一种适合于计算机主机逻辑的200个ECL 门电路的母片方式LSI。LSI 的特性列入表1。作成最大的集成度是减少整个系统延迟的有效手段。然而功耗一定要最小,使之容许强迫风冷而不需要特殊散热。因为各种ECL 元件如象记忆用的寄存器,复杂的中规模集成以及线驱动器/线接收器,都将要组合在一起,此外信号电平的兼容性也是一个重要因素。     

ECL组合逻辑电路Tpd的自动测试

本文分析了在 TTL 电路动态(Tpd)自动测试中,环形振荡器法所存在的问题。针对 ECL 电路的特点,有效地运用传输线和已有器件,提出一个基于“环形振荡器法”的测试方案,可不用继电器而进行被测管脚的变换,并克服了 TTL 动态自动测试中的若干问题。对测试误差进行了分析,并指出超高速 ECL 电路动静态联合自动测试的可能性。根据此方案,制作了动态测试盒,配合自装直流参数自动测试仪或数字频率计,对 MECL10K 电路进行了测试,证明对 ECL 组合逻辑电路动态自动测试是可行的,与示波器测试比较,可大大提高工作效率,保证必要的精度,并可使测试条件更接近实际使用情况。     

高速MOS存贮器

作为现代电子计算机和电子交换机等信息处理装置的主存贮器和缓冲存贮器,半导体集成电路存贮器正受到注视。本文描述关于采用廉价的MOS集成电路作存贮单元而用双极集成电路作外围电路所构成的超高速缓冲存贮器的可能性的探讨、各个电路的设计、大规模集成(LSI)电路的构成和使用这样LSI电路存贮装置的试制研究结果。LSI是在同一陶瓷基片上把读出线和位线分离的MOS存贮单元和双极外围电路(矩阵、读出放大器)用梁式引线连接起来的多片形式。得到的高性能水平是单个512位LSI的取数时间为6毫微秒,1K字节存贮装置的取数时间为30毫微秒、周期时间为35毫微秒。从存贮装置的特性研究中判明了这次采用的电路形式和LSI的构成方法,对于高速化、高密度化是非常有效的。     

GX系列数字电路故障寻迹器

随着我国电子工业的发展,目前双极型数字集成电路、MOS数字集成电路以及晶体管数字电路已广泛地应用于电子计算机、自动化仪器仪表等电子设备中。在这些电子设备的实验、调试和维修工作中,常常使用笨重的万用表、信号发生器和示波器等仪器仪表,这往往是很不方便的,尤其不便外出人员使用。为了适应这种情况,我厂于75年研制成功了 GX-1型 TTL 数字集成电路故障寻迹器、GX-2型 MOS数字集成电路故障寻迹器和 GX-3型晶体管数字电路寻迹器。它     

电子数字计算机中的误差检测与误差校正码

1.引言近代新技术的不断发展对电子数字计算机的性能提出了越来越高的要求。新型的电子计算机不但要求能进行每秒几十万次、甚至几百万次的运算,而且要求计算机的操作具有高度的可靠性。近几年来,由于在计算机中逐渐采用了可靠的固态元件及先进的工艺技术,与早     

ECL电路工程应用基础

ECL电路除在计算机主机中已有较长应用历史外,最近又广泛应用于通讯、仪表和计算机外围设备中。本文节译自仙童公司的ECL数据手册的前六章,对ECL的理论和应用基础进行了分析,提供了相应的实验和使用结果,可供设计、生产和使用ECL电路的工作人员学习和参考。第一章摘要叙述了ECL的关健特性,ECL与TTL的比较,它在高速系统中应用的优点。同时还叙述了具有电压补偿和温度补偿的ECL的优.点。第二章讨论各种内部支路及它们对电路参数的影响。同时分析了电源电压、温度、沿地线分布的电压降等对噪音裕度的影响。第三章给出用ECL表示的与TTL门功能一模一样的典型图例。TTL网络到ECL网络的转换方法。第四章简略地回顾了一下特性阻抗和传输常数的概念,讨论了在线的终端发生的过端接(overtermination)和欠端接(undertermination)的各种组合下发生的端接失配,反射和典型波形,上升时间、线延迟和振铃之间的关系。第五章把传输线的研究运用到实际的配置中,讨论了驱动和端接信号线的各种具体方法。第六章讨论计算总线电阻和估算地线压降的方法,逻辑电路互连的相对位置,电源去耦和系统散热的要求。由于篇幅所限,略去以后几章的数据图表。由于我们译校水平较低,译文中定有不少错误和不当之处,敬祈读者批评指正。     

基于FPGA硬件的单粒子翻转模拟技术

由于航空航天活动越发复杂,深空通信和姿态控制等航空航天电子系统大量采用集成电路芯片以提高各方面性能。随着集成电路工艺节点的进一步缩小,电路受到单粒子效应而发生错误的概率越来越大。评估集成电路对单粒子翻转（Single event upset, SEU）的敏感性对航空航天的发展具有重要意义。电路规模的增加和系统功能集成度的提高给评估速度带来了严峻挑战。本文提出了一种能适用于超大规模集成电路（Very large scale integration, VLSI）的快速故障注入方法。该方法可通过脚本自动分析电路,并修改逻辑使电路具备故障注入功能。实验结果表明,该方法实现的故障注入速度可以达到纳秒级,可大幅缓解电路规模和评估时间之间的矛盾,从而满足VLSI的评估需求。     

印制电路板(PCB)的测试

随着计算机和半导体工艺的发展,PCB尺寸的增大,组件块数的增加,尤其组件集成度的提高,LSI和VLSI的出现与普及,使得PCB越来越复杂。例如,一块PCB可能包括两个或多个处理器。有时为了提高处理器的响应速度,提高功能,把比较复杂的微处理器与事先考虑好的集成块(IC)集中在一个单片上。这就对计算机的测试提出了挑战。PCB的正确性与可靠性就更为重要。而PCB的测试速度与质量直接关系到机器的效率和可维修性。用原始的Card-edge测试方法越来越困难。所以,近些年来,PCB的测试技术发展很快。在测试方法上产生了变革,研制出各种类型的测试设备,可以测试电路,模拟电路,还可以测试比较复杂的混合电路,A/DC、D/AC以及CODEC。从集成度上讲,可以测试SSI,MSI,LSI和VLSI,从电路上讲,可以测试ECL,CMOS和TTL等。     

高集成度高速数字调相器

高集成度高速数字调相器采用单片集成电路,已应用于PCM二次群数字微波通信系统,较采用磁环或ECL器件的数字调相器具有速度快,精度高、稳定性好等优点.