具有最佳方波响应的电阻分压器

本文指出了冲击电阻分压器方波响应和方波响应时间的传统计算方法上的存在问题,提出了冲击电阻分压器的响应和方波响应时间的严格的计算方法,推导了从冲击电阻分压器任一处输出电压时的响应和方波响应时间的计算公式,从而获得了具有最佳方波响应的电阻分压器实施方案。     

集成运放有源电阻波形发生器

本文根据运放单极点模型,利用开环运放所具有的积分特性,提出了有源电阻积分式正弦波发生器,以及有源电阻三角波发生器,并对有源电阻方波发生器进行了介绍。这些电路都分别由两个运算放大器和几个电阻所组成,不需外接电容,其输出波形良好。文中给出实验结果。     

电子数字式精密功率、电能表

本文所介绍的是应用时分割乘法器作P-V精密的变换,再应用V-F变换对所输出的功率模拟电压作精密变换,最后经测频或计数,构成了能测功率和电能的全晶体管化数字仪表。此外它还能用作测量直流电压和计数频率等。时分割乘法器采用100kHz的方波作节拍,瓦特表采用分流电阻和分压电阻作输入,使本表作功率和电能测量时能交直流两用。V-F变换采用了由标准稳压管稳定幅度,由晶体振荡稳定宽度而获得反馈脉冲的方法,反馈脉冲电流与被测电压的电流是反向相加的,在由一个运算放大器和一个简单的积分器等所组成的闭环系统中实现了平衡,所成的电压表具有线性好、过载能力强的特点。     

电子镇流器中半桥逆变电路之分析（下）

(接上期) 4半桥逆变电路中灯管电压的变化规律之分析 下面对图5(编者注:见本刊上期)进行研究.在这里,我们认为电路已处于稳定的工作状态,可以撇开灯管的启辉过程不谈,半桥输出为连续方波,由它驱动电感、灯管等效电阻、启动电容所组成的LRC网络.连续的方波可以看作在t=0时、在-E/2的基础上对LRC网络输入幅度为E的正阶跃电压,而在t=T/2时,输入幅度为E的负阶跃电压.此电路为二阶方程,我们可通过拉氏变换来求得电路的输出响应.     

被测量系统畸变的高压冲击波的数值校正

在冲击电压测量中,利用测到的输出电压波形和测量系统的方波响应来重建高压侧的输入电压波形是有价值的。本文采用曲线拟合的方法得到方波响应的方程,并采用三弯矩样条函数求得输出电压波形的一阶、二阶导数,从而提高了数值校正的准确度。本文还给出了一些例子,包括一个1.2MV冲击电阻分压器系统的实验和计算结果比较。它们表明重建的吻合程度是令人满意的。     

基于综合补偿的磁场发生器的研制

本文介绍了一种磁场发生装置,通过负载补偿和移相补偿,较好地实现了对于电感负载,从输入电压信号到相同波形电流输出的转换。重点阐述了该装置Helmholtz线圈的设计思路、负载补偿和移相补偿的工作原理及补偿参数的选定。经过实验验证,对于正弦波、三角波和方波,负载输出电流波形跟踪良好。     

考虑直流偏置抑制的载波电路设计

为解决模拟式三角波载波电路在输入信号误差波动时含有直流偏置等问题,提出考虑直流偏置抑制的载波电路。在积分电路后级环节设计比例积分(PI)控制电路,正向输入端接地设定参考值为零,积分输出三角波信号为被控量,通过PI调节使偏差接近于零,消除输出三角波中含有的直流偏量。经仿真与实验测试,对比分析经典三角波载波电路和考虑直流偏置抑制的载波电路输出波形,验证了所提设计方案可有效抑制输出载波中所含有的直流分量,输出标准三角波载波。     

瞬时谐波电流检测方法的动静态特性分析

介绍了一种简单实用的基于鉴相原理的瞬时谐波电波检测方法。结合输入不同的谐波信号（方波与三角波）时的检测结果与实验数据,分析了其动静态特性,结果表明该方法用于瞬时谐波电流的检测是可行的。     

准方波整流在电压调整模块（VRM）中的应用

电压调整模块(VRM)是针对微处理器等典型数据处理电路开发的电源模块。对VRM现在常用的拓扑进行了回顾，指出了其存在的缺陷，从而引入准方波整流电路，应用交错并联技术的多通道交措并联准方波拓扑在输入电压等于两倍输出电压时具有最优的性能。但低输入电压引入了输入滤波器过大等系统设计问题。为此给出了高输入电压、隔离式准方波电路的设计思路。分析表明，在结合成集成技术后，这些隔离式准方波拓扑具有相当的应用价值。     

高压测量技术（下）

高压测量技术（下）贺以燕（沈阳变压器研究所）４．测量系统的校正（１）方波响应Ｇ（ｔ）向测量系统输入一个方波信号，其输出信号与时间的函数关系叫方波响应。一台理想的分压器，当高压加上无前沿方波时，低压侧得到同一无前沿方波波形。其响应时间等于零，分压器只起...     

Low‐voltage high‐performance current mirrors: Application to linear voltage‐to‐current converter

Current mirror is one of the basic building blocks of analog VLSI systems. For high‐performance analog circuit applications, the accuracy and bandwidth are the most important parameters to determine the performance of the current mirror. This paper presents an efficient implementation of a CMOS current mirror suitable for low‐voltage applications. This circuit combines a shunt input feedback, a regulated cascade output and a differential amplifier to achieve low input resistance, high accuracy and high output resistance. A comparison of several architectures of this scheme based on different architectures of the amplifier is presented. The comparison includes: input impedance, output impedance, accuracy, frequency response and settling time response. These circuits are validated with simulation in 0.18µm CMOS TSMC of MOSIS. In this paper, a linear voltage to current converter, based on the adapted current mirror, is proposed. Its static and dynamic behaviour is presented and validated with the same technology. Copyright © 2009 John Wiley & Sons, Ltd.     

buck变换器的输出本质安全特性分析及优化设计

用buck变换器的电感和电容的最大储能之和反映其输出短路释放能量，推导了buck变换器在连续导电模式（CCM）和不连续导电模式（DCM）下的最大输出短路释放能量，若它们部小于最小点燃放电能量，则该变换器是满足输出本安要求的。指出如果变换器在最小负载电阻和最高输入电压的情况下处于CCM，则该状态下的输出短路能量就是该变换器在整个工作范围的最大输出短路释放能量。根据输出纹波电压指标将最小输出电容值用电感表示出来，并通过令最大输出短路释放能量对电感的偏导数为0的方法，得出在给定设计指标条件下使最大输出短路释放能量最小的电感和电容设计参数。实验结果验证了理论分析的正确性。     

Analysis and design of a high‐compliance ultra‐high output resistance current mirror employing positive shunt feedback

This paper reports a novel high‐compliance, very accurate and ultra‐high output resistance current mirror. These features are achieved by employing a combination of negative and positive feedbacks in the proposed circuit. This makes the proposed current mirror unique in gathering ultra‐high output resistance, high compliance, and high accuracy ever demanded merits. The principle of operation of this structure is discussed, its main formulas are derived and its outstanding performance is verified by Cadence post‐layout simulations. Designed in the IBM 130‐nm standard CMOS process, the circuit consumes 230 × 110 µm² of silicon area. Post‐layout simulation results indicate that with a 3.3‐V power supply, output voltage compliance of 0.93V_Supply is achieved at a maximum output current of 96 μA. Moreover, an extremely ultra‐high output resistance of 320 GΩ is achieved, which is one of the highest reported values of output resistance for current mirrors implemented using regular CMOS technology. The ?3 dB upper cut‐off frequency of the proposed circuit is 100 MHz and the output/input current transfer error is 0.1%. The whole circuit, including bias circuitry, consumes 0.57 mW when delivering 96 μA to the load. Copyright © 2014 John Wiley & Sons, Ltd.     

CMOS current mirror with enhanced input dynamic range

A novel CMOS cascode current mirror configuration with enhanced input dynamic range is presented. The proposed mirror circuit combines the advantages of wide input swing, wide output swing and large output resistance capability, which make it attractive for practical application. Based on 0.18 µm MOS model parameters, HSPICE simulation results show that the input current ranges from 1 µA to 1 mA with large bandwidth for the proposed circuit. The simulation results confirm the theoretical prediction. Copyright © 2009 John Wiley & Sons, Ltd.     

A Conceptually New Approach for Regulated DC to DC Converters Employing Transistor Switches and Pulsewidth Control

A new regulated dc to dc converter circuit gains several advantages over conventional approaches by separating the pulsewidth control function from the inverter. The distinguishing feature of the new circuit is the relocation of the principal filter inductor from the rectifier output to the inverter input. This departure from the conventional use of a shunt capacitor at the inverter input yields a number of fundamental improvements. These include the following: substantially reduced inverter switching losses, elimination of transistor switch-through and transformer saturation problems, greatly reduced peak reverse voltages on rectifier diodes, and simple means for limiting the peak output voltage and the peak current in all of the semiconductor components under transient conditions. These advantages are of major significance for high-power converters employing a high switching frequency(e.g., 1.8 KW and 20 kHz).     

开关-线性复合功率变换技术机理和实效分析

对作者所提出的复合功率变换技术的机理进行了理论分析与实验验证 ,并介绍了其中典型应用电路。该复合技术将电力电子纯开关功率变换电路与线性功率放大电路有机结合 ,实现开关 -线性复合功率变换 (Switch -LinearityHybridPowerConversion)以获得互补综合优化性能 (特别是其中的抗负载扰动能力 )。该技术的本质在于“其中开关滤波电路 ,只作为复合线性电路的特殊供电电源 ,使整体系统可以近似等效为一个比例放大器” ,从而获得极快的动态响应和比较准确的跟踪效果 ;而具有压控射极输出特性的线性单元 ,又因其高阻输入、低阻输出特性 ,行同功率级的缓冲器 ,阻隔了输入、输出信号之间的互相干扰 ,保证了SLH的正常工作。     

基于零电压谐振转移的软开关DC-AC变换器研究

本文提出一种低频方波输出的零电压DC-AC变换器,它结合了Buck DC-DC变换器和半桥DC-AC变换器的特点,合二为一,负载侧输出为低频方波信号。在低频正负半波期间,电路工作在ZVRT-Buck变换器模式,两个开关管互为主开关管和辅助开关管。本文详细分析了它的工作原理和软开关情况,由于采用了ZVRT技术,两个开关管均实现了零电压通断,提高了电路效率。实验结果验证了该方案是可行的。     

矩阵整流器功率特性研究

首先利用电路dq转换技术,基于电流空间相量算法推导了一种三相AC-DC MC,即矩阵整流器系统的完整dq变换模型,在此基础上进行了较为系统和全面的性能分析,包括功率特性分析,如电压利用率、输出电压极性、输入功率因数、有功功率、无功功率以及视在功率等性能指标,并绘制成图加以比较分析,便于对该变换器性能的认识.分析认为,该变换器是一种柔性的四象限三相AC-DC变换器,其特征为:①输出直流电压在负的最大值到正的最大值之间连续可调,最大值为输入相电压幅值的1.5倍,并依赖于输入电流位移和负载电阻;②功率开关电路部分等效成一个理想的变压器,能够调压和调流,同时能够进行前后级阻抗变换;③输入端有功功率、无功功率和输入功率因数都与输入电流调制度、输入滤波器参数、输入电流位移和负载电阻大小有关;④无功功率的调节能力依赖于有功功率的调节.还分析了单位输入功率因数的运行条件,划分了矩阵整流器四象限工作制及功率特性.     

高压三相PFC整流电路的研究

为了得到输出稳定、开关耐压力小并且功率因数高的大功率三相整流器,对三相VIENNA型PFC电路拓扑进行了研究,对VIENNA整流器的原理进行了调查,根据原有的控制理念,在其控制方面采用了区间控制结合滞环控制法来控制整个电路。在整个系统方案设计完毕后,搭建Matlab模型对所设计的电路进行仿真,由仿真结果可以看到系统的输出为稳压输出,开关器件的耐压力为输出电压的一半,输入功率因数为1,并且做了一些小样机对系统所采用的控制进行了验证。     

有源电子式电流互感器高压侧电路设计的改进

提出了一种新的有源电子式电流互感器的高压侧电路设计方案.通过改进传统积分电路并适当选取元件参数改善了积分电路的低频幅值特性,并通过调整输入与输出信号之间的夹角,在抑制低频干扰的同时实现了相位补偿.高压侧电路的供电电源直接取自母线,在供电电路中设计了电压比较调节电路和备用电池自动投切电路,通过比较调节电路使输出电压与基准电压相比较产生调节信号,完成了对输出电压的调节;通过备用电池自动投切电路检测供电电路的电压输入,在电压输入低于给定值时将备用电池投入使用.软件系统中采用准同步算法以减少同步误差.实测表明,该设计方案抗干扰性能良好,准确性较高.