基于增强型延时感知CSE算法的AES S盒电路优化设计

针对高级加密标准（AES）S-盒优化,提出了一种增强型延时感知公共项消除（CSE）算法.该算法能够在不同延时约束条件下优化多常数乘法运算电路,并给出从最小延时到最小面积全范围的面积-延时设计折中.采用该算法优化了基于冗余有限域算术的S盒实现电路,确定了延时最优、面积最优的两种S盒构造.实例优化结果表明所提出算法的优化效率高、优化结果整体延时小.所设计的S盒电路基于65nm CMOS工艺库综合,结果表明,对比于已有文献中S盒复合域实现电路,所提出面积最优S盒电路的面积-延时积最小,比目前最小面积与最短延时的S盒组合逻辑分别减少了17.58%和19.74%.     

AES类S盒与Camellia类S盒的代数复杂度分析

S盒是很多分组密码算法唯一的非线性部件,它的密码学性质对分组密码的安全性至关重要。该文主要研究与有限域上逆变换仿射等价S盒的代数复杂度问题,利用有限域上的线性化多项式给出了两类S盒的最大代数复杂度,并得到了Camellia类S盒退化为AES类S盒的一个充分必要条件。     

域元素分量代数表达式的研究

本文提出了有限域上的一个新性质:用变元为域元素的多项式表示域元素的分量.基于等价类的划分、线性方程组的求解和标准基之对偶基的计算,提出了域元素分量代数表达式的三种求法.以此解释了Rijndael算法S盒代数表达式复杂度低的本质原因,给出其分量函数间等价关系的一种直接证明方法.     

Camellia算法的量子资源评估

Camellia算法是一种在国际上使用广泛的分组密码算法,其拥有着高安全性、软硬件实现效率高等特点.为了在量子计算的硬件平台使用这类密码算法,首先要从综合角度出发考虑实现他们的量子电路.通过结合Camellia算法的结构特点,给出了算法在量子电路模型下的量子资源消耗,其中包括量子比特数、通用量子逻辑门数、量子电路深度以及电路的量子比特数与T深度的乘积值等.首先,使用改进的Itoh-Tsujii算法、高斯消元法以及有限域上求逆等方法,优化了算法S盒的量子实现方案.其次,根据轮函数线性部件的设计特点,给出了密钥拓展结构的量子优化实现方案,该方案在一定程度上减少了辅助量子比特的使用.在此基础上,利用计算常数参量汉明重量的方法,将CNOT门转化为Pauli-X门以减少量子资源的消耗.并使用改进的zig-zag结构将算法的主要组件结合起来,给出了Camellia算法的量子电路实现.最后,该方案给出了Camellia算法在三种不同版本密钥下所消耗的量子资源.与传统方法和其他算法的量子电路实现对比,该文的方案所消耗的量子资源更少.该电路的提出将会为量子环境下Camellia算法的深入研究奠定基础.     

一种低功耗抗差分功耗分析攻击的SM4算法实现

128位的SM4算法是我国公布的第一个商用密码算法,主要应用于无线局域网.为了提高算法的抗差分功耗分析攻击能力,SM4算法采用了加法掩码的方法来抵抗一阶差分功耗分析攻击.通过功耗分析攻击实心眼可以发现,加法掩码后的SM4算法能够有效地抵抗差分功耗分析攻击.为了实现一款面积小、功耗低SM4算法硬件电路,SM4S盒硬件电路采用了PPRM结构.在SMIC 0.18μm的工艺库下功耗仿真值为0.74mW@10MHz,PPRM结构的S盒与复合域方法实现的S盒相比功耗减少了70%.     

求S盒布尔函数表达式的一种新算法

求分组密码S盒布尔函数表达式就是要确定表达式的各个系数。本文给出布尔函数表达式中通项的取值与输入值之间的关系，证明了表达式通项的系数可由已知系数来确定，从而设计出求S盒布尔函数表达式一种新的递归算法。算法只进行异或和内积运算，运算次数少，具有简洁、易于编程实现、准确而快速的特点。应用于DES获得与公开文献相符的结果，应用于AES首次求出其S盒的布尔函数表达式。     

IEEE802.15.4中AES-CCM协议的扩展指令集实现

该文在高级加密标准(AES)快速算法的基础上,设计了一组基于可配置处理器NiosⅡ上的扩展指令,用于IEEE802.15.4标准媒体访问控制层中基于AES算法的计数器模式和密码分组链接消息验证码(AES-CCM)协议的硬件加速.该文首先推导出快速算法中用于轮变换的查找表与S盒的逻辑关系,然后通过复合域变换方法用硬件电路实现S盒的计算,从而消除了支撑扩展指令集的硬件逻辑对片上存储空间的消耗.同时给出该协议基于查表法的扩展指令集和协处理器的设计方案,并在EP2C35芯片上进行实现和对比.该方案仅消耗223个逻辑单元(LE),吞吐量为668.7 kbps,时钟周期数比软件算法加速174.6倍,芯片面积仅为协处理器方案的9.5％,显著降低了无线传感网节点设备的成本和功耗.     

一种有效缩减AES算法S盒面积的组合逻辑优化设计

 通过对AES算法S盒构造原理的研究,利用其中仿射变换的系数具有循环移位的周期性特点对电路结构进行改进,提出一种面积优化的AES算法S盒组合逻辑电路设计方法。该方法基于流水线技术,采用倍频复用的电路结构,较传统结构减少了逻辑资源的使用。经过EDA工具综合仿真和实际系统验证,该方法比Wolkerstorfer和Satoh的S盒有限域实现的硬件规模分别缩减了47.53%和41.49%,比Morioka的S盒真值表实现的硬件规模缩减了21.43%。该设计方案已成功用于一种基于FPGA实现的密码专用处理器设计中。     

Camellia算法中S盒输出分量函数的等价表示

有限域上的逆函数左右复合一个仿射置换而成的仿射逆函数具有很好的密码学性质.文中讨论了仿射逆函数的输出分量函数所具有的线性等价性,给出了欧洲NESSIE计划的入选算法Camellia算法的S盒输出分量函数的统一等价表示,并证明这种线性等价表示是仿射逆函数所不能避免的.     

基于冗余有限域算术的AES S盒高效故障检测方案

为使AES S盒的多奇偶校验故障检测方案具备预期故障检测能力,提出了由预期故障覆盖率确定预测奇偶总数的参数计算模型.根据模型确定的预测奇偶总数,为基于冗余有限域算术的S盒定制了两种多分块多奇偶校验的故障检测方案.推导优化了各分块预测奇偶计算公式,并通过穷举搜索找到了使整个电路结构最优的多项式系数与映射矩阵.仿真结果表明两种方案的随机多故障覆盖率均约为97%,验证了参数计算模型的有效性,突发故障覆盖率分别约为61.8%、76.3%,优于已有文献中大部分故障检测方案.综合结果表明,对比于已有文献中具有相似故障检测能力的故障检测S盒电路,所设计电路的面积-延时积最小.     

Camellia算法中S盒的密码学性质

作为大多数分组密码中唯一的非线性结构,S盒在很大程度上决定了分组密码的安全性。论文首先分析Camellia算法中S盒的迭代循环周期,然后从布尔函数出发,利用Walsh谱理论分析其平衡性、非线性性、严格雪崩准则、扩散特性和相关免疫性等密码性质,从理论上揭示了Camellia算法中S盒的安全性,最后指出了该算法中可能存在的安全隐患。     

1T1R结构RRAM的故障可测性设计

阻变随机存储器(RRAM)中存在的故障严重影响产品的可靠性和良率.采用精确高效的测试方法能有效缩短工艺优化周期,降低测试成本.基于SMIC 28 nm工艺平台,完成了1T1R结构的1 Mbit RRAM模块的流片.详细分析了测试中的故障响应情况,并定义了一种故障识别表达式.在March算法的基础上,提出针对RRAM故障的有效测试算法,同时设计了可以定位故障的内建自测试(BIST)电路.仿真结果表明,该测试方案具有占用引脚较少、测试周期较短、故障定位准确、故障覆盖率高的优势.     

基于状态映射的AES算法硬件混淆设计

代码混淆利用系统自身逻辑来保护内部重要信息和关键算法,常用于软件代码的安全防护,确保开发者和用户的利益。如何在硬件电路上实现混淆、保护硬件IP核的知识产权,也是亟待解决的问题。该文通过对硬件混淆和AES算法的研究,提出一种基于状态映射的AES算法硬件混淆方案。该方案首先利用冗余和黑洞两种状态相结合的状态映射方式,实现有限状态机的混淆;然后,采用比特翻转的方法,实现组合逻辑电路的混淆;最后,在SMIC 65 nm CMOS工艺下设计基于状态映射的AES算法硬件混淆电路,并采用Toggle、数据相关性和代码覆盖率等评价硬件混淆的效率和有效性。实验结果表明,基于状态映射的AES算法硬件混淆电路面积和功耗分别增加9%和16%,代码覆盖率达到93%以上。     

一种基于溢出值的局部拥塞消除技术

随着芯片的集成度越来越高,物理设计布局阶段的拥塞问题越发严重.提出了一种基于溢出值的局部拥塞消除技术,根据溢出值选择出拥塞密度最高的拥塞区域,然后基于模拟退火算法对该区域内的高引脚单元设置合适大小的隔离区域,以缓解局部拥塞.将提出的方法应用于SMIC 180 nm工艺的四万门设计和SMIC 55 nm工艺的七千门设计进...     

基于复合域通用低熵高阶掩码的设计与实现

通过对基于复合域S-box构造算法的深入研究,该文提出一种低面积复杂度的通用低熵高阶掩码算法。在有限域GF(24)上引入低熵掩码思想,并采用部分模块复用设计,有效降低了基于复合域S-box求逆运算的乘法数量。该算法能够适用于由求逆运算构成的任意分组加密算法,进一步将本方案应用于分组加密算法高级加密标准(AES),给出了详细的综合仿真结果并进行了版图面积优化,较传统的掩码方案相比有效减少了逻辑资源的使用,此外,对其安全性进行了理论验证。     

A design method for process design kit based on an SMIC 65 nm process

The frame structure of a process design kit(PDK) is described in detail,and a practical design method for PDK is presented.Based on this method,a useful SMIC 65 nm PDK has been successfully designed and realized, which is applicable to native EDA software of Zeni.The design process and difficulties of PDK are introduced by developing and analyzing these parameterized cell(Pcell) devices(MOS,resistor,etc.).A structured design method was proposed to implement Pcell,which makes thousands upon thousands of s...     

基于动态策略的S盒设计研究

分组密码作为信息安全应用的主流加密方法,在无线传感器网络中也得到了广泛应用。而S盒作为分组密码算法的核心模块之一,其设计好坏直接影响着整个密码算法。为了在有限的资源下,提高分组密码算法的安全强度,对分组密码算法以及S盒构造设计进行了深入的分析研究,结合Feistel架构和S盒重构的思想,提出了动态S盒的设计方案,并对其进行了相关分析验证。结果表明,经过该设计,安全性能确实有所提高。     

Chaotic image encryption based on circular substitution box and key stream buffer

A new image encryption algorithm based on spatiotemporal chaotic system is proposed, in which the circular S-box and the key stream buffer are introduced to increase the security. This algorithm is comprised of a substitution process and a diffusion process. In the substitution process, the S-box is considered as a circular sequence with a head pointer, and each image pixel is replaced with an element of S-box according to both the pixel value and the head pointer, while the head pointer varies with the previous substituted pixel. In the diffusion process, the key stream buffer is used to cache the random numbers generated by the chaotic system, and each image pixel is then enciphered by incorporating the previous cipher pixel and a random number dependently chosen from the key stream buffer. A series of experiments and security analysis results demonstrate that this new encryption algorithm is highly secure and more efficient for most of the real image encryption practices.