用于DVB-S的全数字QPSK解调器方案

根据Digital Video Broadcasting-Satellite（DVB-S）标准,设计了一种结构简单、算法易于FPGA硬件实现、可纠频偏范围大、性能较稳定的全数字正交相移键控调制（Quadrature Phase Shift Keying,QPSK）解调器系统实现方案,经过企业FPGA硬件平台调试,已被某商业产品采用。     

QPSK高性能数字调制器的FPGA实现

本文提出了一种QPSK高性能数字调制器的FPGA实现方案,由Altera的IP核NCO2.3.0提供QPSK高稳定度的数字正弦信号,给出了QPSK的实验仿真结果。结果表明,基于NCO的QPSK数字调制器极大地改善了无杂散动态范围及信噪比,有效地降低了FPGA的硬件开销,QPSK调制器工作稳定、可靠,达到设计要求。     

基于FPGA的卷积神经网络定点加速

针对卷积神经网络（CNN）在资源受限的硬件设备上运行功耗高及运行慢的问题，提出一种基于现场可编程门阵列（FPGA）的CNN定点计算加速方法。首先提出一种定点化方法，并且每层卷积设计不同的尺度参数，使用相对散度确定位宽的长度，以减小CNN参数的存储空间，而且研究不同量化区间对CNN精度的影响；其次，设计参数复用方法及流水线计算方法来加速卷积计算。为验证CNN定点化后的加速效果，采用了人脸和船舶两个数据集进行验证。结果表明，相较于传统的浮点卷积计算，所提方法在保证CNN精度损失很小的前提下，当权值参数和输入特征图参数量化到7-bit时，在人脸识别CNN模型上的压缩后的权重参数文件大小约为原来的22%，卷积计算加速比为18.69，同时使FPGA中的乘加器的利用率达94.5%。实验结果表明了该方法可以提高卷积计算速度，并且能够高效利用FPGA硬件资源。     

基于FPGA的卷积神经网络定点加速

针对卷积神经网络（CNN）在资源受限的硬件设备上运行功耗高及运行慢的问题,提出一种基于现场可编程门阵列（FPGA）的CNN定点计算加速方法。首先提出一种定点化方法,并且每层卷积设计不同的尺度参数,使用相对散度确定位宽的长度,以减小CNN参数的存储空间,而且研究不同量化区间对CNN精度的影响;其次,设计参数复用方法及流水线计算方法来加速卷积计算。为验证CNN定点化后的加速效果,采用了人脸和船舶两个数据集进行验证。结果表明,相较于传统的浮点卷积计算,所提方法在保证CNN精度损失很小的前提下,当权值参数和输入特征图参数量化到7-bit时,在人脸识别CNN模型上的压缩后的权重参数文件大小约为原来的22%,卷积计算加速比为18.69,同时使FPGA中的乘加器的利用率达94.5%。实验结果表明了该方法可以提高卷积计算速度,并且能够高效利用FPGA硬件资源。     

基于FPGA的DPLL设计与仿真实现

本文分析了超前滞后型数字锁相环(LL-DPLL)的基本组成和工作原理,用VHDL语言对该系统进行了设计,给出了数字锁相环电路3个主要模块的设计方法及仿真结果,得到了该系统的顶层电路,最后根据整个系统的仿真结果分析了系统的稳态性能。整个系统的锁相环部分达到了锁定速度快、相位抖动小、锁定精度高的结果。     

一种基于FPGA的数字下变频设计

对数字下变频理论进行了分析,研究了各模块的实现并在Matlab下完成了分析和仿真,讨论了使用FPGA完成各模块的方法,最后使用Altera的集成工具DSP builder和IP核完成整个系统的的实现。     

基于FPGA的OFDM改进调制解调器设计

调制解调器是OFDM系统的关键部分;分析了IFFT/FFT的实现OFDM系统调制解调器的算法原理,对传统FFT的基4蝶形算法进行改进,提出采用基22按频率抽取(DIF)的蝶形单元,来简化基4 DIF蝶形单元;设计了64点32bit字长的基22DIF IFFT/FFT模块,可应用于IEEE802.11a调制解调器.与Xilinx公司的64点基4FFT IPCore相比,该方法在满足高速数据处理的同时,节省了近12%的FPGA硬件资源;随着FFT点数的增加,节省的硬件资源更加显著.     

基于FPGA的信号源设计

针对模拟信号源存在精度低、频率范围小,以及定制直接数字频率合成信号源的控制方式、置频速率等不满足系统要求的问题,设计了一种基于FPGA的信号源。该信号源基于直接数字频率合成原理,采用FPGA的模块化设计方法,实现了频率、相位、幅值可调的正弦波、方波、三角波等波形输出。实验表明,该信号源输出波形质量好,频率分辨率高,控制灵活、方便。     

基于FPGA的直接数字频率合成器的设计

直接数字频率合成是一种新的频率合成技术,介绍了利用Altera的FPGA器件实现直接数字频率合成器的工作原理和电路设计方法,并利用FLEX器件实现了DDS电路。     

快速浮、定点PID控制器FPGA的研究与实现

提出了基于FPGA的快速PID控制器技术,采用流水线运算方法,具有高速、稳定、精确的实时控制性能,实现了速度和资源的优化匹配。研究并分析了位置式PID不同算式的特点,完成了浮、定点PID控制器的硬件实现,提出了溢出、饱和等问题的解决方法,单次运算时间分别达480 ns、120 ns,并对两种控制器的性能进行了分析和比较。设计了单精度浮点数和16位定点数之间的转换控制器,增强了浮点PID的普适性。设计了基于FPGA的全数字逆变焊接电源的实验平台。仿真和实验证明,浮、定点PID控制器均可在强电磁干扰的环境中高速、准确、可靠地运行,具有广泛的实用性。     

基于FPGA的QPSK调制解调电路设计与实现

数字调制解调技术在数字通信中占有非常重要的地位,数字通信技术与FPGA的结合是现代通信系统发展的一个必然趋势。文中介绍了QPSK调制解调的原理,并基于FPGA实现了QPSK调制解调电路。MAX PLUSⅡ环境下的仿真结果表明了该设计的正确性。     

基于FPGA的QPSK解调器的设计与实现

根据软件无线电的思想，用可编程器件FPGA实现了QPSK解调．采用带通采样技术对中频为70MHz的调制信号采样．通过对采样后的频谱进行分析，用相干解调方案实现了全数字解调。整个设计基于XILINX公司的ISE开发平台，并用Virtex-Ⅱ系列FPGA实现。用FPGA实现调制解调器具有体积小、功耗低、集成度高、可软件升级、扰干扰能力强的特点．符合未来通信技术发展的方向。     

基于DDS技术的全数字QPSK调制器的设计

文章介绍了一种基于DDS技术、以FPGA为硬件载体的全数字QPSK调制器的设计方案。采用该方案实现的QPSK调制器具有体积小、成本低、功耗低、集成度高、可软件升级、系统稳定性和可靠性高等特点,且可参考ADSL技术将其应用于煤矿井下通信系统中,从而实现高速率、远距离的信息传输,提高频谱利用率。     

采用(2,1,7)卷积码+QPSK的中频调制解调系统的FPGA实现

提出了一个采用(2,1,7)卷积码+QPSK的中频调制解调方案,并在Xilinx公司的100万门FPGA芯片上实现了该系统。该系统在信噪比SNR为6dB左右时可实现速率超过1Mbit/s、误码率小于10-5的数据传输。     

基于FPGA的数字信号发生器及其在QPSK调制中的应用

在现代通信中利用载波携带数字信息的传输应用广泛,如PSK、QAM等调制技术均要用到正弦形式的载波。传统的载波产生采用模拟电路实现,不利于集成且性能受限。文章讨论使用FPGA芯片、利用直接数字频率合成技术制作成数字信号发生器,该信号发生器具有体积小、功能强的优点,且结合该信号发生器在QPSK调制器中的实际应用验证了该方案的合理性。     

基于软件无线电的QPSK解调的设计

在无线通信系统中,调制解调技术的好坏很大程度上决定了通信的质量,QPSK调制方式具有优越的性能,在无线移动通信领域中被广泛采用。文中详细介绍了QPSK的相干解调的整体方案并重点介绍了用CORDIC算法的基本原理,以及由CORDIC算法实现数控振荡器(NCO)的方法和硬件电路的设计。     

FPGA配合预失真技术的解调误码测试仪

介绍了一种以测试QPSK系统为基础的硬件设计检验方法,结合预失真技术对该测试系统的硬件总体规划及FPGA设计与实现进行了详细的论述,阐明了各个部分的工作原理.最后提出了实现解调同步的简易方法及误码率测试的具体实现.     

基于软件无线电的QPSK解调的设计

在无线通信系统中,调制解调技术的好坏很大程度上决定了通信的质量,QPSK调制方式具有优越的性能,在无线移动通信领域中被广泛采用.文中详细介绍了QPSK的相干解调的整体方案并重点介绍了用CORDIC算法的基本原理,以及由CORDIC算法实现数控振荡器（NCO）的方法和硬件电路的设计.     

QPSK调制器的FPGA实现

提出了一种基于FPGA实现QPSK调制器的方法.以FPGA实现DDS,通过对DDS信号输出相位的控制实现调相.仿真结果表明方案是可行的.