Microblaze微处理器IP Core的结构及应用

本文概要介绍了基于RISC指令集的Microblaze微处理器IP core体系结构的主要特性和支持的标准外设，简述了MicroBlaze嵌入式系统开发环境的功能及使用，主要介绍了和PC机串口通讯为应用背景的一种Microblaze嵌入式系统的设计实现，给出了系统实现的硬件资源平台以及部分代码，并对系统性能加以分析。     

基于TCP/IP协议的网络化智能传感器技术研究

提出了基于ＴＣＰ／ＩＰ协议的网络化智能传感器新概念;介绍了传感器实现网络化和Ｉｎｔｒａｎｅｔ／Ｉｎｔｅｒｎｅｔ化的重要意义及现实可行性;分析比较了基于ＴＣＰ／ＩＰ网络化智能传感器与现场总线技术各自的特点,指出它们在上存在互性;论述了开发研制基于ＴＣＰ／ＩＰ网络化智能传感器的一些关键技术;一指出其广阔的应用前景。     

ARM7TDMI内核微处理器的调试原理及方法

本文介绍了片上系统的调试方法及其优点．内部嵌入ICE(芯片内部仿真)模块的ARM内核微处理器的调试原理。介绍了用DRAGON—ICE ARM实时在线仿真器进行调试的接口、软件架构、多ARM核的调试方法。     

基于逻辑传感器的智能测控网络研究

提出了一种基于逻辑传感器集成的制造系统智能测控网络模型，探讨了此模型的信息表述、信息融合以及异常处理机制；讨论了应用现场总线技术实现该模型的可行性和几个关键问题；为解决制造系统的复杂测控任务提供了一种途径。     

基于Nios软核的运动控制卡研究与实现

介绍了一种基于Altera公司的Nios CPU构建的运动控制卡．以及硬件和软件的设计方法。本系统具有高集成度、低成本、结构灵活和开发周期短的特点．并且已成功应用于多轴数控机床控制系统中，应用效果达到了设计目标。     

基于Avalon总线的VGA控制器IP核设计

VGA是一种标准的显示接口,随着高速图像处理技术的发展,对VGA控制器IP核有了更多的需求,VGA控制器IP核已成为片上系统芯片中的一个重要部件.依据VGA接口原理,使用Verilog HDL语言并且利用SOPC技术实现VGA控制器IP核,通过一个实例,阐述VGA控制器在SOPC中的实现方法.     

基于FPGA的8051IP核的设计与实现

裁减并完善了与MCS-51系列微处理器指令集完全兼容的8051IP核,减少了设计面积,提高了处理速度.按照自顶而下的设计原则,分别设计了算术逻辑单元、中心控制器、定时/计数器、串行口、RAM和ROM单元.设计采用VHDL语言进行描述并且用ModelsimSE6.0进行功能和时序验证.将8051IP核下载到Xilinx公司的FPGA(XC3SSOOE-4FG320C)上进行物理验证,测试了一个LED流水灯程序,结果表明软核达到预期的效果.本设计作为可移植的IP核,可以组成片上系统,用于嵌入式系统领域.     

基于SOPC的SDRAM测试技术研究

介绍了一种基于可编程片上系统(System on Programmable Chip, SOPC) SDRAM的通用测试方法和测试技术的系统实现。采用Altera的FPGA芯片EP3C40F484I7作为SDRAM的控制器,建立基于SOPC的嵌入式系统,编写对应的控制和测试程序。通过选择时钟频率和锁相环的相移,使得SDRAM时钟和控制器时钟同步,确保该SDRAM测试技术平台能够系统验证SDRAM芯片的工作状态。     

基于SOPC的RSA密码芯片设计

为了提高RSA密码算法在密码芯片上的实现性能,基于SOPC技术设计了一款RSA密码芯片,完成了NIOS Ⅱ的软硬件协同设计.该硬件系统由处理器、存储模块和自定义指令3部分组成,其关键的模乘模块采用改进的模乘算法和交叉存取设计方案设计实现,显著提高了系统性能.整体设计在ALTERA的CYCLONEⅡ器件上进行了验证与测试,并进行了逻辑综合及布局布线.与传统的RSA密码芯片设计相比,该芯片系统灵活性高,资源占用少.     

SD卡视频数据存储系统设计

当前,视频数据如何实现快速存储成为研究热点。针对这个问题,本文提出一个SD卡数据存储解决方案。利用FPGA速度快、存储量大、具有可编程性等特点,首先将接收到的视频数据通过外围AD模块,将PAL格式转换为YCb Cr格式,再通过程序设计将YCb Cr格式转换成RGB格式,最后数据存储到SD卡中。设计中通过SOPC定制一个CPU,来控制SD卡数据的读写,使用FIFO控制器、DMA控制器等IP核,有效提高了SD卡读写速度。实验证明所设计的系统能实现视频数据存储功能,与现有SD卡视频数据存储系统相比,该系统具有存储数据格式可变,存储速度快,硬件可重构等特点。     

基于FPGA的智能压力传感器系统设计

传统的压力传感器系统中压力源与传感器相隔较远,信号线过长,易受干扰,而智能传感器系统能够将传感器,数据采集和微处理器系统集成在一起,通过数字接口上传经过滤波的数据,具有良好的抗干扰性能;在设计中采用FPGA具有构建系统灵活,可实现片上系统的优点,适合在智能传感器系统中应用;同时系统采用多种误差消除手段,构建了一个具有动态零点漂移校准、随机误差消除和温度补偿功能的智能压力传感器系统,并给出了FPGA部分功能的仿真结果。     

基于IP设计的系统芯片测试策略

未来的系统芯片设计将基于IP设计,为了加强嵌入式核应用商和提供商之间的交流,确保系统芯片的快速上市,降低芯片的开发周期和开发成本,IEEE提出了P1500标准。从基于IP设计系统芯片的角度,对IEEEP1500标准的目的与意义、该标准定义的系统结构、标准的制订原则、测试的实现方式等角度对该标准进行详细的剖析,指出了该标准目前的进展状况和存在的问题,以及该标准与其他相关协议之间的关系。     

基于SOC的IIC总线IP核设计

该文详述了一种基于wishbone总线接口的IIC总线控制器IP核设计,给出了该IP核的系统接口以及各个子模块的详细设计方法,并对该IP核进行了仿真和验证。     

基于FPGA的等精度频率计单片系统设计

文章首先叙述了等精度频率测量法的原理,并进行误差分析,然后用Verilog HDL语言编程设计出频率计的核心模块,结合8051单片机IP核实现了等精度频率计单片系统,并在DE2开发板上对系统进行验证。该频率计的测量范围为0.1Hz～100MHz,测量全域相对误差恒为百万分之一,实际使用证明本设计具有良好的可靠性,可用于实验室或其他频率测量项目。     

SOC与芯片设计方法

本文介绍了以超深亚微米技术为支撑的SOC的定义以及芯片设计方法，并阐述了软硬件协同设计理论、IP核生成及复用技术、超深亚微米IC设计面对的难题以及SOC测试与验证技术。     

基于TCP/IP协议的网络化振动传感器的研究

为了解决桥梁健康监测领域中大范围桥粱振动数据采集的问题．设计开发了一套基于TCP／IP协议的网络化振动传感器，介绍了它的硬件组成、软件结构。这种新型的振动传感器实现了对桥粱健康状态振动模拟信号的就近数字化和网络传输．使得测控网与信息网融为一体。该实现方案还可用于有大范围网络化测控需求的各种领域。     

基于CTL的SOC IP核的测试技术

本文介绍了一种针对SOC测试设计中嵌入式芯核的核测试语言(CTL)。该语言描述了如何将可测试性设计置入具有知识产权(Intellectual Property,简称IP)芯核和SOC中,从而加速测试生成和复用。CTL语言标准虽然还未被IEEE正式通过,但已经在EDA厂商、ATE厂商和IP芯核提供者之间悄然兴起并被积极采用,一系列基于CTL的产品也相继被研制 制出来。本文通过对CTL的分析与研究,较为详细地说明了CTL引入的重要性及其特性,并为SOCIP芯核提供CTL语言测试设计实例。     

基于Wishbone总线片上传感器控制系统的设计

该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在Xilinx Spantan3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78．740MHz。     

基于磁场传感器和ARM的智能停车场管理系统

针对传统停车场管理系统寻找空车位时间较长、车位利用率较低等问题,将磁场传感器和ARM引入智能停车场管理系统中.以HMC5983磁场传感器为核心设计了车位信息采集模块,以ARM芯片为核心设计了主控模块,以CCD相机为核心设计了车牌信息采集模块,并对其进行软件开发,设计出了易于查看的空余车位显示模块,并最终实现ARM控制.系统测试表明:HMC5983磁场传感器能够实时采集停车场的车位信息,并通过空余车位显示模块显示出来,为入场车辆提供了直观的停车指导,同时采用ARM芯片提高了系统的安全性.本系统适用于各类大中型平面停车场,实现了停车场系统的智能化管理.     

基于Wishbone总线片上传感器控制系统的设计

该论文在对传统传感器节点结构的分析基础上,设计了一种基于Wishbone总线的传感器控制系统结构IP核,并在XilinxSpantan 3系列的FPGA芯片上进行了调试测试。论文首先设计了以SHT7X作为传感器模块和以CC2420作为无线通信模块的传感器节点控制系统架构,然后详细设计了系统各模块,包括MCU、各种接口模块和系统连接模块,这些模块均采用WISHBONE总线标准。最后对设计进行综合、实现和调试,结果显示该设计值占用了625个Slice,最高频率达78.740MHz。