共查询到20条相似文献，搜索用时 15 毫秒
1.
2.
春晓 《固体电子学研究与进展》1994,(3)
ＣＭＯＳ０．２μｍ电路据日本《ＯＰｌｕｓＥ》杂志１９９３年第１６４期报道，日本电信电话（ＮＴＴ）公司已研制成为实现下一代ＬＳＩ的基本技术——超微细的ＣＭＯＳ电路。在加工技术上，采用可代替紫外线的Ｘ线，现用０．２ｐｍ的工艺水平，已使器件做到小型化，速度... 相似文献
3.
兆荣 《固体电子学研究与进展》1996,(2)
０．０５μｍＣＭＯＳ晶体管据《ＳｅｍｉｃｏｎｄｕｃｔｏｒＷｏｒｌｄ》１９９５年第２期报道，日本松下电器的半导体研究中心已研究出制造０．０５μｍＣＭＯＳ晶体管的一套技术。该技术可制作０．１μｍ以下的ＰＭＯＳ，实现０．０５μｍＣＭＯＳ。门延迟时间达到１３... 相似文献
4.
研究开发了一种准２μｍ高速ＢｉＣＭＯＳ工艺，采用自对准双埋双阱及外延结构．外延层厚度为２．０～２．５μｍ，器件间采用多晶硅缓冲层局部氧化（简称ＰＢＬＯＣＯＳ）隔离，双极器件采用多晶硅发射极（简称ＰＳＥ）晶体管．利用此工艺已试制出ＢｉＣＭＯＳ２５级环振电路，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｐｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力为０．６２ｎｓ／ｐＦ．明显优于ＣＭＯＳ门． 相似文献
5.
ＢｉＣＭＯＳ是双极的速度和驱动能力与ＣＭＯＳ的高密度和低功耗的结合。考虑到功耗原因，ＢｉＣＭＯＳ器件主要以ＣＭＯＳ为主。因此，双极器件通常并入ＣＭＯＳ核心工艺流程。当器件尺寸减小时，双极和ＣＭＯＳ技术显得愈发相似。本文例举了０．８μｍ和０．５μｍ的技术论点，ＢｉＣＭＯＳ电路与ＣＭＯＳ相比，成本稍有增加，但其性能提高一倍。 相似文献
6.
研究开发一种准２μｍ高速ＢｉＣＭＯＳ工艺，该工艺采用乍对准双埋双阱及外延结构。外延层厚度２．０－２．５μｍ，器件间采用多晶硅缓冲层局部氧化隔离，双极器件采用多晶硅发射极晶体管。利用此工艺试制出ＢｉＣＭＯＳ２５级环振，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｑｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力 ０．６２ｎｓ／ｐＦ，明显ＣＭＯＳ门。 相似文献
7.
ＢｉＣＭＯＳ是双极速度和驱动能力与ＣＭＯＳ的高密度和低功耗的结合。考虑到功耗原因，ＢｉＣＭＯＳ器件主要以ＣＭＯＳ为主，因此，双极器件通常并入ＣＭＯＳ核心工艺流程。当器件尺寸减小时，双极和ＣＭＯＳ的技术显得愈发相似。本文列举了０．８μｍ和０．５μｍ的技术论点。ＢｉＣＯＳ电路与ＣＭＯＳ相比，成本稍高但其性能提高一倍。 相似文献
8.
9.
《电子工业专用设备》1995,(4)
ＮＥＣ、日立在ＩＳＳＣＣ上发表１ＧＤＲＡＭ据ＩＳＳＣＣ’９５的发表内容，ＮＥＣ、日立已经在世界上率先开发了１ＧＤＲＡＭ。ＮＥＣ开发的１ＧＤＲＡＭ的特点是，采用０．２μｍ电子束曝光技术和钽氧化膜低温（５００℃）工艺技术以０．２５μｍＣＭＯＳ工艺，存贮单... 相似文献
10.
11.
介绍ＩＢＭ公司采用ＣＭＯＳ－５Ｌ、０．５μｍ３．３Ｖ技术开发的ＭＰＥＧ－２视频解码芯片的内部结构原理、功能及应用前景。 相似文献
12.
基于MOCCs的电流模式滤波器 总被引：3，自引：1，他引：2
本文提出了一种多输出电流传送器（ＭＯＣＣＳ）的改进ＣＭＯＳ实现，并以此对无源ＲＬＣ梯形网络进行模拟，获得一种新的电流模式滤波器结构，它们比用ＣＣⅡＳ实现的同类型滤波器节省一半有源器件。此外，还分析了ＭＯＣＣＳ的高频非理想特性及补偿方法，最后给出了截频为１ＭＨｚ、０．５ｄＢ波纹的五阶全极点低通滤波器和截频为２．４ＭＨｚ、０．１７３ｄＢ波纹的三阶椭圆滤波器实例，并经１．２μｍＣＭＯＳ工艺参数仿真证实 相似文献
13.
阐述了采用１．０μｍ ＣＭＯＳ技术制作的２５６ｋ ＳＲＡＭ的存储单元。论述了存储单元的性能在ＣＭＯＳ ＳＲＡＭ中的重要性，分析了存储单元的工作原理，结构和主要参数性能。文章对几种类别的ＣＯＭＳ ＳＲＡＭ存储单元进行了分析比较，推测了技术发展趋势。 相似文献
14.
15.
本文着重研究了０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＮＭＯＳ器件工艺技术．用ＲＩＥ刻蚀获得了０．６μｍ严格各向异性的精细结构２分析研究表明ＴＥＯＳＳｉＯ２膜厚ｔｆ、多晶硅栅的剖面倾角θ是影响侧壁宽度Ｗ的重要因素，经优化后可控制Ｗ为０．３０～０．３２μｍ；在Ａｌ与Ｓｉ之间引入一层ＴｉＮ／Ｔｉ复合层作为Ａｌ－Ｓｉ间的扩散势垒层，获得了良好的热稳定性．上述工艺技术已成功地应用于０．６μｍＴｉＳｉ２ＰｏｌｙｃｉｄｅＬＤＤＥ／ＤＭＯＳ３１级环形振荡器的研制，其平均缴延迟为３１０Ｐｓ（０．２９ｍＷ／级），工作电压 相似文献
16.
在表层硅厚度为１８０ｕｍ的ＳＩＭＯＸ材料上，用局部增强氧化隔离等工艺研制了沟道长度为２．５μｍ的全耗尽ＣＭＯＳ／ＳＩＭＯＸ器件。该工艺对边缘漏电的抑制及全耗尽结构对背沟漏电的抑制降低了器件的整体漏电水平，使ＰＭＣＯＳ和ＮＭＯＳ的漏电分别达到３．Ｏ×１０－１１Ａ／μｍ和２．２×１０－１０Ａ／μｍ。５Ｖ时，例相器的平均延迟时间达６ｎｓ。 相似文献
17.
本文介绍ＭＣＢｉＣＭＯＳ门阵列的母片设计技术。由于采用了先进的ＭＣＢｉＣＭＯＳ工艺和设计技术，ＭＣＢｉＣＭＯＳ更适合地制作高性能，大规模的专用集成电路。在２μｍＣＭＯＳ和３μｍ双极相结合的设计规则基础上，我们设计了ＭＣＢｉＣＭＯＳ２０００门门阵列母片，并利用ＭＣＢｉＣＭＯＳ宏单元库，成功地完成了ＣＧＢ２００３ 相似文献
18.
19.
蒋荣 《固体电子学研究与进展》1994,(3)
高速ＣＭＯＳ晶体管据《学会志》１９９３年第３期报道，日本富士通公司已制成栅长０．１７μｍ的ＣＭＯＳ晶体管，在室温下的开关速度达到２０ＰＳ，为世界最高工作速度。该公司由于控制影响高速性能的电极部分寄生电容，在一种晶体管中除制作两个栅外，还采用和现在ＬＳ... 相似文献
20.
介绍了深亚微米（０．３５／－．２５／０．１８μｍ）半导体器件制造的最新工艺及设备，包括新一代ＣＭＯＳ工艺、ＦＯＮＤ工艺、ＰＳＭ技术、电子束光刻工艺、Ｘ射线光刻工艺、Ｃｕ互连技术和圆片老化筛选工艺及设备。 相似文献