UHF RFID标签基带处理器的ASIC设计

提出了一款基于EPC Class1 Generation2协议的UHF RFID标签基带处理器。考虑到工作距离是无源标签的一个重要指标,要提高工作距离,就要降低标签功耗,采取了一系列低功耗措施,如2.56MHz和1.28MHz的双时钟策略、增加单元开关功能以及使用异步计数器等。设计采用TSMC 0.18μm工艺,工作电压为1.8V,功耗为6.4μW,版图尺寸为415μm×398μm。采用Xilinx的FPGA开发平台进行验证,测试结果满足C1G2协议要求。     

符合EPC C1G2标准的阅读器数字基带编解码模块设计和FPGA验证

编解码模块是RFID阅读器数字基带的重要模块,负责对来自数据存储单元的信号编码以及对来自采样模块的信号解码.本文设计了符合EPC C1G2标准的阅读器数字基带部分的编解码模块,并且在FPGA上验证.编解码模块包括CRC编码和校验,PIE编码,FM0解码.FFGA验证结果显示该设计能够在协议规定的频率范围内正常工作.     

用于UHF RFID阅读器的自动频率校准模拟基带

基于0.18μm标准CMOS工艺,提出了一种适用于超高频射频识别阅读器的自动频率校准模拟接收基带。该模拟基带包含直流偏移消除电路和信道选择滤波器,直流偏移消除电路有6dB的预增益,信道选择滤波器采用8阶巴特沃斯结构。在频率校准电路的作用下,滤波器能够分别对250kHz和1.35MHz截止频率进行校准,校准时间小于3μs。后仿真结果表明,在3.3V电源电压下,整个模拟基带消耗12mA电流,截止频率为1.35MHz,10dB增益条件下带内输入3阶交调达到12dBm,在30dB增益时,带内噪声系数为26dB。     

符合IS015693协议的RFID数字基带的ASIC实现

本文对符合ISO15693协议的RFID数字基带的低功耗设计进行了研究与分析,并用ASIC最终实现。为适应低功耗的要求在电路设计时采用了多种有效的方法:1．有别于传统编解码的独特电路结构,2．采用先进的电源管理模块结构, 3．ASIC电路设计中采用多种手段降低基带的动态功耗。这样,不仅减小芯片面积也达到了降低功耗的目的。同时,对本次设计时所遇到的工程问题作了详尽的分析,最终得到稳定、简洁的电路结构。     

一种符合EPC C1G2标准的RFID随机化密钥双向认证协议

RFID系统已广泛地应用于自动识别领域等,但RFID系统也给使用者的隐私和安全带来新的威胁.现有已提出的安全协议方案,基本上都存在着某种安全隐患或不符合EPC ClG2(electronicproduct code class1 generation2)标准要求,无法成为实际可用的RFID系统安全机制,本文在介绍了两种符合EPC ClG2标准的安全协议并分析其存在的弱点后,提出一种新的设计方案--随机化密钥双向认证协议,并分析其安全性能.     

一种新型低功耗UHF RFID标签数字基带

设计了一款符合EPC C1 G2/ISO 18000-6C协议的超高频射频识别标签数字基带处理器。采用新型数字基带结构,并运用门控时钟、异步计数器和多种低频时钟协同工作等多种低功耗设计方法,降低了标签芯片的功耗和面积。在TSMC 0.18 μm标准CMOS工艺下流片,数字基带处理器版图面积为0.14 mm²,数字部分平均功耗为14 μW。     

低功耗UHF RFID标签基带处理器的ASIC实现

设计并实现了一种新颖的超高频RFID标签的基带处理器.该标签以ISO/IEC 18000-6C协议为基础,但在反向链路通信方面,在原协议FM0编码/Miller调制副载波的基础上增加了扩频编码的实现,目的是提高反向链路的通信信噪比.该设计支持协议要求的所有11条强制命令的读写操作,概率/分槽防冲突算法,以及对存储器的读写操作.设计中采用了低功耗技术,显著降低了芯片的平均功耗和峰值功耗.芯片采用0.18 μm6层金属CMOS工艺进行流片,面积为0.5mm2.测试结果表明,芯片消耗功耗约为16μW,最低工作电压为1.04 V.     

UHF RFID标签基带处理器的低功耗设计

随着超高频RFID标签的应用越来越广泛,在提高其性能上的需求也越来越迫切.对于无源标签,工作距离是一个非常重要的指标.要提高工作距离,就要降低标签的功耗.着重从降低功耗方面阐述了一款基于ISO18000-6 Type C协议的UHF RFID标签基带处理器的设计.简要介绍了设计的结构,详细阐述了各种低功耗设计技术,如动态控制时钟频率、寄存器复用、使用计数器和组合逻辑代替移位寄存器、异步计数器、门控时钟等的应用.结果证明,这些措施有效地降低了功耗,仿真结果为在工作电压为1 V,时钟为2.5 MHz时,功耗为4.8 μW;目前实现了前三项措施的流片,测试结果表明工作电压为1 V,时钟为2.5 MHz时,功耗为8.03 μW.     

便携式UHF RFID阅读器中发射前端电路设计

采用0.18μm CMOS工艺设计并制作了一款应用于便携式UHFRFID阅读器的射频发射前端电路。所设计的有源I/Q上混频器通过开关控制Q支路的信号输入,实现了EPC Global Class-1Gen-2协议中所要求3种调制方式;驱动放大器通过实现增益7级数字可调有效地预放大混频器的输出信号。在1.8V的电源电压下,测得阅读器前端电路的主要性能参数如下:上混频器的输入端P1dB,达到-14.9dBVrms,转换增益和噪声系数分别为3.18dB和13.20dB;驱动放大器的输出端P1dB在50Ω阻抗上达到3.5dBm,转换增益可调范围和噪声系数变化范围,分别为7.90～16.30dB和3.10～5.00dB。     

超高频RFID标签数字基带处理器的设计

针对超高频RFID标签芯片小面积、低功耗的要求,设计了一种符合EPC C1G2标准的数字基带处理器.在分析其功能基础上进行模块划分,提出了一种新的体系结构;论述并推导了标签工作所需的最低频率;设计了功耗管理模块,在降低功耗的同时,通过调度各个模块,使其正确地协同工作;采用流水线方式进行编码输出;简化了存储器接口的设计.仿真结果符合标准要求,综合后电路规模约7 200门.该电路可应用于超高频RFID标签.     

一种符合多种协议要求的UHF RFID阅读器发射机

采用0.18 μm SiGe BiCMOS工艺,设计了一种符合多种协议要求的UHF RFID阅读器发射机。该电路包含电平移位电路(DCS)、I/Q正交上混频器、全集成功率放大器。通过DCS控制混频器跨导管的偏置,实现SSB-ASK、PR-ASK和DSB-ASK三种调制,并在不同基带信号强度下实现30%~100%可变调制深度的DSB-ASK调制。仿真结果表明,在转换增益为－4 dB时,上混频器的输出1 dB压缩点(OP1dB)为7.11 dBm,工作在AB类的功率放大器的OP1dB为26.64 dBm,发射机输入DSB-ASK信号的trai为25 μs。输出频谱满足三种协议要求。     

基于Nios II的UHF RFID读写器设计与实现

基于FPGA的数字基带系统是超高频频段射频识别读写器中的关键部分.根据EPCglobal Class 1 Gen 2标准,用Verilog语言编写了脉冲间隔编码模块和双相空号解码模块,并用C语言编写了其驱动程序,生成组件模块.组件作为Nios II嵌入系统的模块,可以重复使用.对于应用程序开发者,不用了解硬件结构就可以使用标准C 函数操作组件,使得开发简便快捷,节省了时间和成本.     

一种低功耗UHF RFID标签数字基带处理器

超高频射频识别(UHF RFID)电子标签的低功耗设计是当前的研究热点与难点。数字基带部分的功耗占芯片总功耗的40%以上,而时钟模块的功耗约为基带部分的50%。针对此问题,设计了一种兼容EPCTM C1 G2/ISO 18000-6C协议的新型UHF RFID标签数字基带处理器。围绕时钟信号设计了新型数字基带架构,引入局部低功耗异步电路结构,并采用模块时钟的门控动态管理技术,尽可能降低功耗。该数字基带电路在FPGA上完成了功能实测,采用SMIC 0.18 μm CMOS完成了芯片级的逻辑综合及物理实现。结果表明,版图面积为0.12 mm²,平均功耗为 8.8 μW。     

基于ImpinjR2000的超高频RFID读写器的设计与实现

为了解决超高频射频识别读写器在碰撞时隙标签无法识别的问题,本文遵循ISO18000-6C协议标准设计了一款高性能的超高频读写器系统,并对读写器的主要性能指标进行了仿真与测试,最后验证了设计的可行性.本系统采用模块化设计,系统工作频率为860-960 MHz,输出功率可达+30 dBm.通过引入新型防碰撞算法,使得读写器在碰撞时隙也可以一一识别标签,相比于现有读写器,标签的识别时间降低了约29％,标签识别率提高了约25％.     

基于FPGA的超高频读写器设计

射频识别是一种非接触自动识别技术,近年来广泛应用于物流管理、车辆收费、门禁管理等方面.UHF频段RFID技术由于可实现远距离和快速通信而受到越来越多的关注.文章提出了一款基于ISO/IEC 18000-6C协议的超高频读写器的设计方案.该设计射频部分以奥地利微电子公司的AS3990射频收发芯片为核心,数字部分以FPGA...