用实时时钟产生不同速率的时钟中断

在AT机上有一实时时钟,提供实时时间及星期日历,系统利用1AH BIOS中断来管理实时时钟,它还提供一个周期中断功能,这一中断对用户是开放的,中断向量号为70H。 在AT机上,有两片8259中断控制器芯片,能支持16种外部硬件中断,其中从片的IRQ0连结的是实时时钟芯片的中断请求信号IRQ,通过对8259的两个口地址21H,A1H的读写操作可以屏蔽或使能某些外部中断。     

实时测控程序中日时钟与实时钟的协调

本探讨了ＰＣ机中对日时钟和实时钟的读写问题，归纳了对时钟进行读、写的各种方法并针对一般测控软件中修改８２５３定时器引起民的日时钟紊乱问题，给出了一种新的解决途径。     

一种有效的多时钟网络时钟树综合方案

时钟树综合在芯片设计后端物理设计过程中,对于保证数字集成电路的时序是非常重要的。针对设计中存在的分频时钟,在时钟树综合时,将源时钟和分频时钟放在同一个时钟树中,把分频时钟的时钟网络作为源时钟的子树,很好地解决了分频时钟和源时钟之间的时钟偏移,满足了同步时序要求。该方法用于实际设计项目中,取得了非常好的效果。     

高性能众核处理器芯片时钟网络设计

随着芯片工艺演进与设计规模增加,高性能众核处理器芯片时钟网络设计面临时序和功耗的全方位挑战。为降低芯片时钟网络功耗并缓解时钟网络分布受片上偏差影响导致的时钟偏斜,在H-Tree+MESH混合时钟网络结构的基础上,结合新一代众核处理器芯片面积大及核心时钟网络分布广的特点,基于标准多源时钟树设计策略构建多源时钟树综合（MRCTS）结构,通过全局H-Tree时钟树保证芯片不同区域间时钟偏斜的稳定可控,利用局部时钟树综合进行关键路径的时序优化以实现时序收敛。实验结果表明,MRCTS能在保证时钟延时、时钟偏斜等性能参数可控的基础上,有效降低时钟网络的负载和功耗,大幅压缩综合子模块的布线资源,加速关键路径的时序收敛,并且在相同电源电压和时钟频率的实测条件下,可获得约22.15%的时钟网络功耗优化。     

实时时钟MC146818在单片机系统中的应用

本文介绍了实时时钟ＭＣ１４６８１８与８０３１单片机的硬件接口以及时钟的断电保护电路，还叙述了读写ＭＣ１４６８１８的软件编程方法。     

一种离线时钟同步算法

通过研究普通时钟行为特点,分析时钟误差产生的原因和规律,提出了一种离线时钟同步算法,并对其性能进行了分析。与以往的同步算法相比,该算法的优点在于可脱离基准时钟源,无须依靠网络同步,并能保持较高的精度。在普通个人计算机上的重复实验表明,精度可提高3个数量级,24 h误差控制在40 ms以内。     

EtherCAT分布时钟机制在数控系统中的研究与应用

为了提升数控系统的同步性能,提出了将EtherCAT分布时钟机制引入到数控系统的解决方案。首先重点研究了EtherCAT分布时钟的系统时间和从站本地应用的同步机制;接着详细阐述了分布时钟机制在数控系统中的实现过程;最后搭建了EtherCAT分布时钟同步性能测试平台,经测试主站时钟、参考时钟和从时钟均达到了纳秒级的同步。     

基于实时时钟方差算法的网络时钟同步

作为网络系统同步的重要参数,时钟方差表征了某时钟的稳定性特征.针对传统时钟方差计算方法在实时性和计算复杂度方面的不足,利用指数平滑的滞后特性,设计了自适应指数平滑算法,应用于时钟方差的计算,设计了时钟方差的实时计算算法.基于PTP协议V2版本,采用STM32F407微控制器作为核心,构建了以太网同步系统,实现了同步网络对环境变化的实时响应.通过软件仿真验证了算法的可行性,通过组网测试验证了实时时钟方差算法应用于PTP同步协议的优良性能.     

冗余式时钟源电路

本文介绍一种用于《资源一号》惯性姿态敏感器中冗余式时钟源电路,其由主、备份时钟源及失效信号检测、逻辑切换、信号合成等电路组成。采用该电路后、除可实现6路陀螺通道公用一时钟源,克服多晶振极而产生的拍频现象外,还可实现主、备份时钟源切换,即当主份时钟源的效进时可立即切换至备份时钟源工作,从而大大提高整个惯性姿态敏感器的可靠性。     

实时时钟自动校准技术

微处理器实时测控系统需要实时时钟,传统的消除时钟走时累差的方法是人工校准.本文介绍一种新的自动校准技术.系统接收电台的报时信号,处理成整卢、校准信号送给时钟实现自动校准.电路采用有源滤波技术,具有较强的抗干扰能力.该技术可有效消除时钟走时累差.     

智能仪表中的实时时钟设计

介绍了MSM6242日历时钟芯片的功能、应用实例和注意事项.     

一种在INTEL8098系统中扩充实时时钟的方法

一种在INTEL8098单片机系统中利用实时时钟芯片实现时钟的方法及相应的电路和程序.     

一种宽带高性能TIADC时钟发生器

针对并行交替模拟数字转换器(TIADC)发展遇到的时钟瓶颈,提出了一种宽带高性能TIADC时钟发生器设计方案.该方案利用时钟分路器和可编程延迟器分别实现通道扩展和相位延迟,采用可配置时钟源和逻辑转换电路使时钟发生器能够输出低抖动的CMOS和ECL逻辑TIADC时钟.设计实现的时钟发生嚣已经成功用于4通道12 bit 320 MHz采样率的TIADC系统.测试结果表明,该时钟发生器具有10 ps延迟偏差和在80MHz频率下不超过2 ps的时钟抖动.     

高准确度时钟程序算法

通过对引起实时时钟计时误差因数的分析，给出了一种提高实时时钟长期计时准确度的实用而有效的软件方法。该方法具有成本低、易实现、通用性强、彻底校正等优点。     

一种分布式实时时钟同步方法

本文提出了一种利用邻点的时间值实现时钟同步的方法。详细地讨论了在几种典型的分布式互连拓扑的系统中运用此方法的时间精度,对本方法的容错性能也作了一定的探讨。     

单片机实时时钟控制系统

在日常生活及许多工业控制系统中,经常要根据实时时钟来控制一些动作、命令,如定时、打印报表和记录某些变最随时间变化曲线等。过去,一般采用定时器来控制,但它的精度不是很高。随着微型计算机的出现,则采用计算机内部定时器来模拟实时时钟,以达到控制的目的。但这种方法软件工作量较大。因为它只能采用计算机内部定时器中断,这样中断很频繁。当计算机中断源较多时,就会影响时钟实时精度,并且使软件在运行时间上较难安     

基于LPC2131的实时时钟控制设计

实时时钟在工业系统中具有良好的应用前景.本系统以微控制器LPC2131为核心控制器,控制内部实时时钟,实现对秒、分、小时等各个时间寄存器的准确操作,通过串口将采集到的数据发送到上位机.本文详细给出硬件设计总体框图、设计原理和软件实现的方法,得出了实验结果.这种实时时钟的控制方法,很容易应用到现代工业以及各种智能化应用系...     

时钟驱动的原理和实现

介绍了基于MC146818RTC和Intel8254PIT的一种通用时钟驱动的实现方法,给出了硬件和软件方面的实现流程。     

利用实时时钟降低嵌入式系统功耗

众所周知，当嵌入式系统进入IDLE状态，CPU可以进入到低功耗模式，系统功耗会降低。但在一般的嵌入式系统中，当系统进入IDLE状态后，即使没有其他设备中断，实时时钟中断也会不断唤醒CPU，这样就会大大增加系统的功耗。本文通过对实时时钟系统的修改，延长了实时时钟中断间隔，使CPU长时间处于低功耗模式，从而大大降低了系统功耗。     

SoC设计中的时钟低功耗技术

针对时钟网络在SoC芯片中的作用和时钟网络自身的特点,研究并实现3种时钟低功耗技术,包括在系统级采用动态时钟管理技术动态地关断和配置芯片内各模块的时钟,在逻辑综合时基于功耗优化工具Power Compiler插入门控时钟单元,在时钟树综合时以时钟树规模为目标进行低功耗时钟树综合。在音视频解码芯片的设计中采用以上3种技术,结果表明其功耗优化效果明显。