一种基于FPGA的高速FIR滤波器的设计

为了实现对高速输入数据的滤波,根据FIR（有限冲激响应）数字滤波器并行设计思想,在脉动阵列FIR数字滤波器的基础上,经过认真设计,提出了一种基于FPGA（现场可编程门阵列）的高速FIR数字滤波器的设计方法。以一个16阶FIR数字滤波器的设计为例,在FPGA上用VHDL语言实现了这种设计方法。在Modelsim下仿真表明这一方法是可行的,可支持高达1GSPS（10亿次采样每秒）的输入数据．     

高速差分FIR滤波器的设计与实现

设计了一种对高速差分信号进行FIR滤波的滤波器结构。该结构采用FPGA内部RAM构成的异步FIFO乒乓接收高速输入数据，并以分频速率输出进行实时处理。FIR滤波器用VHDL语言和原理图相结合描述，并综合到Altera公司的Stratix系列芯片。综合结果表明．该设计能够接收高速差分信号，并能稳定工作在输入时钟的分频频率下。     

一种基于FPGA的FIR数字滤波器设计与实现

有限冲击响应(FIR)滤波器是数字通信系统中常用的基本模块。文章设计了一种流水结构的FIR滤波器,通过FPGA对其进行硬件加速控制。仿真结果验证了所设计的FIR流水结构滤波器功能的正确性。     

基于FPGA的高阶高速FIR滤波器设计与实现

提出了一种基于FPGA的高阶高速FIR滤波器的设计与实现方法。通过一个169阶的均方根升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速FIR滤波器,并且对所设计的FIR滤波器性能、资源占用进行了分析。     

基于FPGA的高阶高速FIR滤波器设计与实现

提出了一种基于FPGA的高阶高速FIR滤波器的设计与实现方法.通过一个169阶的均方根升余弦滚降滤波器的设计,介绍了如何应用流水线技术来设计高阶高速FIR滤波器,并且对所设计的FIR滤波器性能、资源占用进行了分析.     

基于FPGA的FIR滤波器的设计与实现

分析了FIR滤波器的结构特点和基本原理，基于Matlab用窗函数法对FIR滤波器进行设计，并在Sireulink中进行系统仿真。最后，在FPGA中实现并利用SignalTap Ⅱ逻辑分析器对设计进行测试验证，测试结果与仿真结果一致。     

软件无线电中高速FIR内插成型滤波器的设计和实现

从设计原理和软件实现两个方面对软件无线电中的FIR(有限长单位脉冲响应)内插成型滤波器的设计与实现的方法进行了分析：以降低滤波运算量，提高性能，减少数据缓存量与输出延迟为目标，采用基于子滤波器时分处理的多相滤波器的设计方法。在此基础上，运用切比雪夫逼近法来计算内插滤波器的频响，并针对具体的数字无线电台的内插滤波器的几种实现方案进行了比较。     

FPGA实现FIR抽取滤波器的设计

采用基于分布式算法思想的方法来设计FIR滤波器,利用FDAtool设计系统参数,计算滤波器系数,同时为了要满足系统要求考虑系数的位数。根据FIR数字滤波器结构,对FIR数字滤波器的FPGA实现方法进行分析。     

一种用FPGA实现的FIR滤波器的结构

讨论了一种在ＦＰＧＡ中可实现的ＦＩＲ滤波器结构。该结构采用基于流水线型的乘加器和进位保留的加法阵列。为减少硬件消耗,乘法器使用的部分积由修改的Ｂｏｏｔｈ算法产生。ＦＩＲ滤波器用ＶＨＤＬ进行描述,并到ＦＰＧＡ中,从综合结果来看,提出的ＦＩＲ结构可以在ＣＸ４０２５ｅ－２中以５０ＭＨｚ的时钟频率高速运行。     

基于FPGA的FIR滤波器的设计与实现

本文分析了FIR滤波器的结构特点和基本原理,基于Matlab用窗函数法对FIR滤波器进行设计并在Simulink中进行系统仿真.最后,在FPGA中实现并利用SignalTap Ⅱ逻辑分析器对设计进行测试验证,测试结果与仿真结果一致.     

基于FFT—IFFT的高速卫星成形滤波器设计及其FPGA实现

根据高速卫星TCM 8PSK调制解调的要求,针对数字化基带成形滤波的信号处理特点和FPGA内部结构,本文提出一种基于FFT-IFFT的高速卫星成形滤波器设计方法及FPGA算法。FPGA中有FFT的ipcore资源,直接引用FPGA中的ipcore资源能简化编程,易于快速实现。在X IL INX公司100万门的芯片V IRTEX 2-1000上实现此方案,MODELSIM的时序仿真结果表明可支持高达400M b it/s的输入数据,满足卫星通信高速成形的要求。本文结尾针对未来更高速率的成形滤波器给出了一种通用硬件实现方法。     

Fine-tuned High-speed Implementation of a GPU-based Median Filter

Median filtering is a well-known method used in a wide range of application frameworks as well as a standalone filter, especially for salt-and-pepper denoising. It is able to highly reduce the power of noise while minimizing edge blurring. Currently, existing algorithms and implementations are quite efficient but may be improved as far as processing speed is concerned, which has led us to further investigate the specificities of modern GPUs. In this paper, we propose the GPU implementation of fixed-size kernel median filters, able to output up to 1.85 billion pixels per second on C2070 Tesla cards. Based on a Branchless Vectorized Median class algorithm and implemented through memory fine tuning and the use of GPU registers, our median drastically outperforms existing implementations, resulting, as far as we know, in the fastest median filter to date.     

高速成形SRRC滤波器的研究与实现

在现代通信传输系统中,频带拥挤的问题日益突出,数字信号传输信道的带限和非线性两大特性对发送信号的频谱也提出了较高要求,因此成形滤波器发挥着越来越重要作用。阐述了成形滤波的基本原理,采用基于多相结构的查表法设计方案,运用各类建模与仿真软件对该方案进行了开发、仿真和验证,解决了实际高速处理数据的硬件限制问题。     

内插倍数可变的低滚降成形滤波器的设计与实现

卫星信道带宽资源有限,低滚降成形滤波器技术是提升卫星信道带宽利用率的手段之一,但是采用该项技术需要大量乘法器资源,尤其在符号速率变化较宽的通用调制解调器设计中,其需求的乘法器资源之巨使之很难实现。针对该问题提出一种低滚降成形滤波器的设计方法,通过仿真确定群时延是影响滚降特性的主要因素,选取合适的群时延,把内插技术与多相滤波技术有效结合在一起,有效减少了滤波器消耗的乘法器资源,设计出滚降系数为0.05的成形滤波器,并在硬件平台上实现,已在卫星通信终端中应用,有效提升了卫星信道的利用率。     

一种高速双通道调制解调器的设计与实现

针对实际需求,给出了一种高速双通道卫星调制解调器的设计实现方法。从调制解调器总体设计架构出发,阐述了调制解调器所使用的硬件架构及软件平台,详细介绍了信道纠错编码、可变速率带宽及高速高效双通道等关键技术的设计及实现。对调制解调器性能进行了测试,结果表明在不同的速率及编码环境下,满足卫星通信的要求,减少了组网环境下通信设备数量,降低了运维成本,具有广阔的应用前景。     

窗函数在成形滤波器设计中的应用

讨论了具有奇对称过渡带的成形滤波器的设计问题，得到一个较为一般性的结论：在频域上，成形滤波函数为一个理想低通滤波函数与一个窗函数的卷积；其中升余弦滚降滤波器为一特例。在理论上进一步证明了引入滚降系数可以降低对采样时钟精度的要求。理论分析和数值分析的结果表明升余弦滚降滤波器并非一较好的滤波器。     

高速数据传输系统的设计与实现

文章介绍了导航定位系统中导航计算机与搜索雷达之间的数据高速传输方法。利用89C51单片机与导航计算机实现并行数据传输和数据存储。利用单片机自带的串口实现了移位寄存器的功能，并将导航数据以2Mbps同步串行发送给搜索雷达。     

一种板间高速传输系统的设计与实现

通过分析通用并行总线的技术特点,提出了一种基于可变程门阵列器件(FPGA)的高速数据传输总线的设计方法。阐述了高速并行传输的实现原理,并结合板间传输的应用提出了详细的设计方案。对设计方案中的发送模块、底板传输模块、接收模块、跨时钟域同步分别进行说明,解释了整个传输过程的实现细节。最后与传统并行传输进行比较,提供了实际测试结果。     

Ku波段带通滤波器的设计与实现

介绍一种微波高频段带通滤波器的设计方法,同时给出一个滤波器的设计实例和测试结果。利用制作简单的园棒内导体结构,采用梳状线与同轴腔相结合的方式,实现窄带带通滤波器,达到结构紧凑、性能优良、方便组件集成的使用效果。     

根升余弦脉冲成形滤波器FPGA实现

提出了基于电路分割技术实现通信系统发送端根升余弦波形成形滤波器查表法的FPGA结构,节省了ROM单元,讨论了其ROM初始化时形渡数据的组织方法,完成了该结构的VHDI。实现,给出了该设计在Modelsim环境下的时序仿真结果。通过对仿真结果分析,表明所述的设计方法是可行的。该设计方案不随波形样本数目的增多而使电路系统变得更为复杂,它所实现的成形滤波器满足于高速成形的应用需求。