一种频率自适应欠采样电路的设计及FPGA实现

针对数字式锁相环前端A/D单元中,采样时钟在锁相环锁定前存在动态变化的问题,利用16位ADC器件AD7626的特点设计了一种基于FPGA的频率自适应欠采样电路,提出了频率自适应的时序控制策略,解决了FPGA时序控制驱动程序对输入采样信号频率变化的自适应问题。动态欠采样频率下对时基信号进行采样的实验测试结果表明,采集信号频率与理论一致,设计采样电路具有频率自适应特性。     

转速检测仪电路设计与分析

转速检测仪是各种风扇厂、电机厂、微型马达厂等的常用生产检测设备。本文介绍的转速检测仪可连续自动采样，采样时间为1秒，测量结果以5位数字显示，并使用锁相环技术，将输入信号60倍频，即将每秒输入的转速信号自动转变为每分钟转速显示出来，同时，还可通过五位拨盘设定转速上限，超限自动声光报警，准确、可靠、适用，其电路原理方框图如图1所示。整个电路由输入倍频部分、采样控制部分和结果显示、报警部分组成。一、输入倍频部分。为了将每秒采样结果转变为每分钟的实际转速，需要将被测转速脉冲信号进行60倍频，倍频电路由锁相环CC…     

无采样保持运放的12位流水线A/D转换器

设计了一个12位200MS/s中频采样的流水线ADC,将输入信号采样保持功能集成在第一级级电路中,从而省去了采样保持运算放大器电路(SHA-less)。设计了带有占空比稳定功能的时钟延迟锁相环电路(DLL),同时有效控制采样时钟的抖动保证高频输入信号的转换性能。     

分相位时钟组的高速数据采样

高速的数模混合电路设计通常要求对模拟信号产生的数据进行实时准确采样。介绍了基于分相位时钟组的高速数据采样电路,并手工设计一款高性能锁相环和延时锁相环来产生数字电路时钟组,加载特定的逻辑综合约束,最终使用动态仿真工具进行电路仿真。仿真结果表明在使用分相位时钟组实现高速数据采样的同时,还可以有效地改善时序和布局布线的压力。     

图象数字化电路中的高精度行锁相象素时钟发生器

本文介绍了７４ＨＣ４０４６的工作原理以及采用７４ＨＣ４０４６锁相环芯片组成的图象数字化电路中的行锁相象素时钟（采样时钟）发生器，该发生器的过渡过程快，捕获时间短，跟踪精度高，本文给出了实用电路。     

基于锁相环与双AD7865的交流采样技术及其应用

为了保证对电力系统的实时监控、调度,需要对电力参数进行交流采样。介绍了电力系统参数交流采样的设计思想,对频率跟踪电路进行了分析,提出了由锁相环CD4046和AD7865构成的硬件解决方法,并给出了由CD4046构成的频率跟踪电路、信号调理电路以及AD7865与TMS320LF2407的接口设计电路,解决了电力系统中多路电压、多路电流的交流采样问题,保证电网频率变化时采样数据的精度和稳定性。该采样算法可以应用于多种场合,具有一定的实用和推广价值。     

一种应用于锁相环的线性化电荷泵电路

采用0.18 μm SiGe BiCMOS工艺,设计了一种线性化电荷泵电路,并对线性化电荷泵原理进行了分析.基于采样保持原理的充放电电路,配合特定时序逻辑电路,实现了较优的电荷泵线性化和锁相环鉴相杂散性能.该线性化电荷泵用于锁相环的闭环测试.结果表明,与非线性化电荷泵相比,闭环100 kHz频偏处相位噪声性能提升了 9...     

高频锁相环的可测性设计

边界扫描是数字电路常用的测试技术，基于IEEE1149．1标准的边界扫描技术对一款CMOS高频锁相环进行了可测性设计，该锁相环最高工作频率达GHz。详细讨论了最高输出频率、输出频率范围和锁定时间参数的测试方案，给出了详细的测试电路和测试方法。对应用该测试方案的锁相环电路增加测试电路前后的电路网表进行了Hspice仿真，仿真结果证明该方法能有效测量锁相环的参数，并且对原锁相环电路的功能影响很小。该测试方法可广泛用于高频锁相环的性能评测和生产测试。     

一种用于E1/T1接口电路的全数字锁相环

提出了一种直接实现的一阶全数字锁相环时钟提取电路，通过鉴相窗口拓宽、高倍采样、噪声滤波、输出相位累加器比特泄漏等改进算法，使电路完全能满足ＡＴ＆Ｔ和ＩＴＵ标准规定的相位拦动传递函数和输入拦动容限的要求。该电路具有简单、实用、通用性好等特点。     

电荷泵锁相环的z域建模

为了对电荷泵锁相环进行更好的模拟及研究,采用采样保持器对进行电路了模拟,得出了一个新型的电荷泵锁相环z域模型。着重介绍了z域模型的推导方法。同时,给出了该模型的Matlab仿真结果,分析了其稳定性,与其他模型进行对比,得出的z域模型相比于之前的模型更容易计算与理解,也方便研究环路稳定性。     

基于DSP的无功补偿控制系统采样电路的设计

针对目前配网中电压与电流较难实时测量的问题,详细介绍了MCR的无功补偿控制系统采样电路的设计思想,设计出基于DSP采样的硬件电路,对硬件电路设计上进行了优化,对硬件的可靠性详细的分析。由于滤波以及触发信号的时间基准问题,同时也设计了相位补偿硬件电路以及过零检测硬件电路。实验结果表明采样电路、相位补偿电路和过零检测电路解决了MCR的无功补偿控制系统中电压、电流采样问题以及晶闸管触发信号的时间基准问题。     

机载交流电源电压采样方法研究

机载三相交流电源电压的采集是对机载电源系统实现计算机测控的关键步骤,一般包括前端传感器信号调理放大电路、采样保持电路、A/D转换电路和数据转换及存储电路组成。分别从采样原理、工程实现等方面对峰值采样和有效值采样两种主要采集方式进行分析和研究,得出两种采样方式的优缺点和适用范围。本研究成果具有工程实际应用价值。     

Design and research of an LED driving circuit with accurate proportional current sampling mode

An LED driving circuit in accurate proportional current sampling mode is designed and fabricated based on CSMC 0.5 μm standard CMOS technology. It realizes accurate sensing of sampling current variation with output driving current. A better constant output current characteristic is achieved by using an amplifier to clamp the drain voltage of both the sampling MOSFET and power MOSFET to the same value with feedback control. Small signal equivalent circuit analysis shows that the small signal output resistance in the accurate proportional current sampling mode circuit is much larger than that in a traditional proportional current sampling mode circuit, and circuit stability could be assured. Circuit simulation and chip testing results show that when the LED driving current is 350 mA and the power supply is 6 V with ±10% variation, the stability of the output constant current of the accurate proportional current sampling mode LED driving 1C will show 41% improvement over that of a traditional proportional current sampling mode LED driving IC.     

宽动态范围读出电路研究

为提高光电探测器的读出性能,设计的电容互阻放大器(CTIA)注入效率大于99%,线性度达99.84%。相关双采样电路(CDS)采用不同控制时序,读出电路可以工作在噪声抑制模式和两次采样模式。噪声抑制模式时读出电路平均噪声为0.91 mV,动态范围为66.85 dB,两次采样模式平均噪声为5.82 mV,动态范围扩展到90.82 dB。     

NEW THREE PHASE VFVA SINE WAVE GENERATOR AND PWM HARMONICS ANALYSIS

The new three phase VFVA sine wave generator is presented in this paper. A new sampling holding three phase VFVA sine wave generator's principle, circuit and experimentation waveform are introduced. The principle of this sampling holding circuit is simple and the realization of har'dware circuit is easy. Here we describe the three phase reference sine wave which is produced by this generator's circuit and is required by PWM inverter is described in this paper, and also introduced the speed control and harmonir analysis of PWM inverter variable frequency.     

基于TMS320F28335的永磁同步电动机控制器的设计

针对永磁同步电机（PMSM）具有结构简单、效率高、功率因数高等优点,研究和设计了一款以浮点型TMS320F28335数字信号处理器（DSP）为控制核心的永磁同步电机控制器。该控制器设计了三相全控桥式功率驱动电路和过流、欠压检测,温度监控等检测保护电路。能通过CAN总线连接外部显示模块以及RS232通信接口与上位机的高速通信并进行实时数据交换,软件部分采用空间矢量算法实现电流、速度和位置的精确控制。实验结果表明,控制器精度高、响应快、控制效果稳定。     

基于ARM的双电源切换系统中高稳定性采样电路和通信电路设计

双电源切换系统广泛应用于医院、机场、消防、冶金、化工、纺织等各类重要场合。当遇到故障,实现常、备用电源间的相互切换。因此对该系统的采样电路和通信电路的稳定性和准确性提出了更高的要求。本文给出了高稳定性采样电路和通信电路的设计图及原理分析。该电路精度高、稳定性强,具有普遍适用性。     

基于FPGA的振动信号采集处理系统设计

在振动信号采集和处理系统设计中,信号的处理时间与可靠性决定着系统应用的可行性。本文设计了一种基于FPGA的振动信号采集处理系统,该系统通过振动信号采集电路、抗混叠滤波电路、AD采样电路将电荷信号转化为数字信号送入FPGA,在FPGA处理设计中利用数据流控制方法并行实现了信号的采样和处理,并在数据存储和访问过程中采用时钟时标方法判断信号采样过程中的数据丢失情况,有效提高了振动信号处理的实时性及可靠性。本设计在真实环境中进行了验证,系统运行稳定可靠,满足各项技术应用要求。     

基于FPGA的数字存储示波器

数字示波器由程控放大电路、采样保持电路、高速数据采集、示波显示调理4个模块组成。系统以FPGA（现场可编程门阵列）为控制核心,FPGA内嵌RAM存储波形数据,终端采用X、Y轴方式显示,低频段实现了10^6次采样／s实时采样,高频段实现了200MHz等效采样,等效采样时钟由FPGA内置锁相环时钟分频得到,分频算法经优化具有极高的精度,被测波形频谱覆盖了20Hz～10MHz,波形显示无明显失真。