低相噪捷变频毫米波频率源的研制

基于整数和小数分频锁相原理,采用双锁相源+混频方案,实现了一种可用于毫米波雷达系统的低相噪、小步进、捷变频毫米波频率源。实测结果表明:该频率源产品在31.0~32.5GHz频带范围内,相位噪声可达-90dBc/Hz@1kHz,跳频时间小于10μs,跳频步进100kHz,最低杂散抑制低于-60dBc。     

基于DDS的低杂散捷变频合成器设计

为了对抗有源干扰,雷达系统要求频率合成器具有频率捷变功能;同时要求其杂散抑制越高越好,特别是在输出信号带宽较宽的情况下更是如此。受体积和成本的限制,目前的捷变频频率合成器广泛采用基于直接数字合成（DDS）技术的变频方法。本文基于低杂散,对采用DDS的捷变频频率合成器技术进行了研究,并介绍一种采用时钟频率高达3．2GHz的新型DDS集成电路的低杂散捷变频频率合成器的设计与实现方法,设计得到的捷变频频率合成器带宽为250MHz,其杂散抑制指标可满足全频段优于-65dBc。     

3.1~4.9 GHz宽带低相位噪声频率源的研制

基于LTC6946-2频率合成器设计了3.1~4.9 GH频率源,给出了参数设计过程和实物测试结果。该频率源具有宽带、低相位噪声、低杂散、低成本和占用面积小等特点。经过硬件调试达到的主要指标为:输出频率3.1~4.9 GHz,步进10 MHz,相位噪声优于-97.8 dBc/Hz@1 kHz和-99.3 dBc/Hz@10 kHz,杂散优于-90 dBc。     

基于DDS的低相噪捷变频频率源的设计与实现

采用直接数字频率合成(DDS)技术结合梳状谱发生器设计了一种低相噪高杂散抑制的捷变频频率源。由DDS产生的基带信号经小型化开关滤波器后与梳状谱发生器产生的多个点频信号混频,然后经过开关滤波器组滤除杂散分量后放大,最终输出所需频率的信号。介绍了DDS的原理,分析了频率源各项指标,最终完成了相噪≤-110 dBc/Hz@1 kHz、杂散抑制≤-68 dBc、频率切换时间≤150 ns的频率源设计与实现。本设计将DDS和上变频相结合,具有输出信号的高杂散抑制、低相噪、频率快速切换等优点,为雷达、电子对抗等系统的频率综合器设计提供了一种低成本、高性能的选择。     

S 波段捷变频频率源研究

快捷变频率源在军事上用途广泛,其指标变频时间在瞬息万变的战场上起着关键作用。该文提出一种较新的捷变频方案,并设计出了S 波段捷变频频率源,其输出信号范围为2.349～2.954GHz。该频率源将直接数字式频率合成器（DDS）产生的信号直接上变频,利用选频组件抑制杂散并选择输出信号。该方案中的DDS 采用Analog Device 公司高 端的AD9912,其具有频率分辨率高,输出信号杂散低,控制接口简单的特点。控制部分采用FPGA 芯片EP2C5Q208C8。测试结果表明,系统变频时间小于1.5μs,输出信号杂散抑制最好为69.8dBc,最差为40dBc 左右。     

X波段锁相混频频率合成器设计

提出了一种低相噪、低杂散的X波段捷变频频合器的设计方案.首先利用P波段数字锁相环产生跳频基准信号,并通过精心选择器件和优化设计环路滤波器改善相噪和杂散性能,再与X波段频标信号上变频,产生所需信号.测试结果为相位噪声≤-91 dBc/Hz@10 kHz,杂波抑制≤-72 dBc,捷变频时间≤90μs.     

直接频率合成器的模块化设计及分析

对直接频率合成的主要技术指标进行了详细分析,给出了一种直接频率合成模块化的设计方法。采用程控分频器、频谱搬移、声表滤波组件来产生P频标,用于L、S、C、X等多种频段雷达的频率合成器。该电路简捷,具有相噪低、杂散小、捷变频等特点。实验结果表明,在C频段,偏离载波1 kHz时,其相位噪声优于-120 dBc/Hz,杂散抑制优于65 dBc,变频时间小于1μs。该合成器在阵列多波束雷达、机载相控阵雷达中得到了广泛应用。     

Ka 波段应用的捷变频高频率分辨率频率合成器

传统基于锁相环(PLL)实现带宽信号输出的频率合成方案,常常为了获得高输出频率而降低频率分辨率和缩短跳频时间。相较而言,基于直接数字频率合成器(DDS)实现带宽信号输出的频率合成方案,其频率分辨率更高,跳频时间更快。然而,DDS 输出频率低,须经多次混频或倍频操作以提升输出频率,对频率源中的滤波器设计造成极大压力,并且这种压力随着频率源输出频率的升高而不断上升。对此,基于高性能、小型化无源滤波器的设计能力,实现了基于DDS 变频的34-35GHz 捷变频、高频率分辨率频率源。实验结果表明,其工作相位噪声优于-85dBc/Hz@1kHz,杂散和谐波抑制优于45 dBc,频率分辨率达到1.86Hz,跳频时间最快4ns。     

基于锁相环技术的X 波段频率源的研制

介绍了一种X 波段频率源的设计方案及相关理论。采用数字锁相环内混频技术实现的该X 波段频率源具有频带宽,相位噪声低,杂散低等特点。其主要技术指标如下：输出频率范围为9.8GHz～10.8GHz,频率步进为5MHz,在偏离1KHz 处相位噪声优于-85dBc/Hz,在偏离10KHz 处相位噪声优于-88dBc/Hz,杂散抑制优于60dBc。由最后的测试结果可 知,采用该方法设计的频率源既能保证低杂散又能显著改善相位噪声水平,可广泛用于通信设备和测试系统中。     

基于锁相环的L波段频率源设计与实现

介绍了一种L波段的频率合成源的设计与实现方法,采用电荷泵锁相环来实现.该法设计的频率源具有低相位噪声、低杂散和高频率稳定度等特点,经过测量所做实物表明:相位噪声为-80.4dBc/Hz@1kHz;杂散抑制优于-55dBc;输出功率大于6dBm.满足项目的指标要求,并且,电路结构简单,体积小巧,性能优良,能够用于实际电路...     

一种超宽带超低相位噪声频率综合器

为了解决直接频率合成方法频带拓展困难和锁相频率合成方法相位噪声附加恶化严重的问题,设计了一种联合直接模拟频率合成和锁相频率合成的混频锁相频率综合器.该频率综合器采用梳谱发生器激励超低相位噪声的偏移信号后,再将该信号插入锁相环进行环内混频,降低鉴相器的倍频次数进而优化输出信号的相位噪声,同时解决了超宽带混频锁相环的错锁问...     

宽带PCSF雷达信号频率合成器的设计与实现

基于脉内相位编码脉间频率步进（PCSF）雷达信号的特点,提出了利用复杂可编程逻辑器件、直接数字频率合成器（DDS）和锁相环倍频器产生任意PCSF雷达信号的方法,并实际构造了一个宽带、低噪声的S波段PCSF信号源。利用该方法可以实现对输出信号相位的精确控制,通过选择DDS输出信号的频率范围可以减少带内的杂散分量。测试结果表明：该频率源在320 MHz带宽内的无杂散动态范围为62 dBc,相位噪声为-110 dBc/Hz@1 kHz。     

Ku频段上变频器的设计与实现

阐述了一种Ku频段卫星通信上变频器的实现方案,针对低杂散和低相位噪声输出这2个难点,采用多次变频方案以及选用高抑制度的滤波器实现变频器的低杂散输出;采用多环锁相方案实现低相位噪声输出。给出测试结果,杂散抑制-70dBc(500MHz带内),相位噪声-85dBc/Hz@10kHz,验证了该方案的可行性。     

Performance Enhancement of a Sub-Sampling Circuit for Ultra-Wideband Signal Processing

An ultra-wideband (UWB) sampling mixer has been developed based on utilizing the combined advantages of two known circuit topologies: a wideband balun and a balanced-feed mixer. The developed sampler is integrated with a step-recovery diode strobe-step generator to sub-sample UWB signals. The fabricated sub-sampler demonstrated a 3.5-dB radio frequency to intermediate frequency (RF-IF) conversion loss up to 1 GHz (without the IF amplification), and a wide 3 dB bandwidth that exceeded 3.5-GHz. It has a reduced spurious level of better than -38 dBc, a lower sensitivity to the Schottky diode-placement, an excellent input match, and good isolation.     

X波段低相噪合成频率源设计

利用阶跃恢复二极管的强非线性特征和50MHz参考源,设计出一种高效率微波梳状发生器基准信号源,并通过此信号源采用谐波双混频合成法研制出低相噪、高杂散抑制的X波段跳频频率源。主要性能参数实测结果为:输出频率7.6～8.5GHz,频率跳频间隔50MHz,相位相噪≤-105dBc/Hz/1kHz、杂散抑制≤-60dBc。     

Design of a 1.1 GSps 12 bit digital to analog convertor with 56 dBc SFDR at Nyquist frequency

High speed digital to analog convertor (DAC) is a key component in software defined radio systems, digital radars and wide band arbitrary waveform generators. In those applications, the performance of the DAC, especially the wideband dynamic range, is important in determining the system performance. In this paper we present a high speed 12 bit current steering DAC with optimized wideband performance. Theoretical analysis and optimizing strategy are present in this paper along with circuit details and measurement results. Experimental results reveal the proposed circuit is capable to operate up to 1.1 GSps. The measured spurious free dynamic range (SFDR) at low frequency is above 70 dBc at 1.1 GHz of sample rate. The SFDR is better than 56 dBc from DC to Nyquist frequency.     

基于HMC830的低相噪低杂散频率源的设计

针对频率源的相噪会恶化采样数据的信噪比,杂散会降低接收机灵敏度,提出了一种低相噪低杂散的设计方法。该方法利用Hittite公司的新推出的集成VCO的锁相环芯片HMC830进行设计．供电部分采用多个低噪声稳压芯片,参考频率源为Pascall公司的OCXO晶振,环路滤波器为无源四阶,使用Hittite PLL Design...     

DDS芯片AD9956及其运用

DDS具有频率分辨率高、频率转换速度快、相位噪声低等优良的性能。介绍了AD公司的高性能DDS芯片AD9956的基本原理和主要性能,并运用其设计了一个快速跳频的频率合成器。测试结果表明:杂散抑制优于-80 dBc,跳频时间小于100 ns。最后根据实验结果分析和总结了DDS杂散的分布特性以及改善措施。     

基于锁相环技术的UHF频段宽带频率源设计

针对UHF频段的通信系统,研制了一种UHF频段的宽带频率源。采用锁相环频率合成的方法,通过对器件选型、参数设定、环路滤波器等关键部分详细分析的方式,完成了UHF频段频率源的设计。测试结果表明,该频率源的工作频率范围为300MHz-350MHz,步进频率为10kHz,杂散抑制优于45dBc,相位噪声优于50dBc/Hz@100kHz,输出功率大于-15dBm,各项指标满足实际工程应用要求。