共查询到20条相似文献,搜索用时 93 毫秒
1.
2.
5.
微电子是IT行业发展的典型代表,微电子器件的应用,需要做好静电防护的工作,以此来提高微电子器件的性能,避免影响其在应用中的表现.因此,本文重点探讨微电子器件的静电防护措施. 相似文献
6.
7.
器件充电放电模式的静电防护 总被引:1,自引:0,他引:1
蔡依林 《信息技术与标准化》2008,(10)
由于其他的失效ESD模式的解决,近几年集成电路的生产中,CDM失效的问题愈加突出.介绍了CDM原理及分类,主要探讨了器件静电放电(ESD)防护设计和CDM防护(环境、包装、操作等)的方法. 相似文献
8.
深亚微米MOS器件的物理,结构与工艺 总被引:1,自引:0,他引:1
本文从器件物理、器件结构和工艺等三个方面介绍了深亚微米器件。包括 :短沟道效应 ;LDD和SOI结构 ;移相掩模光刻技术和多层金属布线工艺。 相似文献
9.
11.
本文对深亚微米工艺所引起的集成电路抗静电能力下降的原因和传统保护电路设计的缺陷进行了深入的阐述,从制造工艺、保护电路元件和保护电路结构三方面对深亚微米集成电路中的ESD 保护改进技术进行了详细论述 相似文献
12.
深亚微米CMOS电路具有器件特征尺寸小、复杂度高、面积大、数模混合等特点,电路全芯片ESD设计已经成为设计师面临的一个新的挑战。多电源CMOS电路全芯片ESD技术研究依据工艺、器件、电路三个层次进行,对芯片ESD设计关键点进行详细分析,制定了全芯片ESD设计方案与系统架构,该方案采用SMIC0.35μm 2P4M Polycide混合信号CMOS工艺流片验证,结果为电路HBM ESD等级达到4 500 V,表明该全芯片ESD方案具有良好的ESD防护能力。 相似文献
13.
集成电路抗ESD设计中的TLP测试技术 总被引:7,自引:0,他引:7
介绍了一种研究器件和电路结构在ESD期间新的特性测试方法——TLP法,该方法不仅可替代HBM测试,还能帮助电路设计师详细地分析器件和结构在ESD过程中的运行机制,有目的地进行器件ESD保护电路的设计,提高器件的抗ESD水平。 相似文献
14.
静电在我们周围随处可以产生,虽然对人体影响不大,但对一些电子元器件却能产生很大影响。有多种办法可以减少甚至消除静电的影响。文中从人体、机器、材料、环境、方法五个方面来介绍了静电的防护。 相似文献
15.
提出了一种通过在电源线与地线之间加入外部电容以吸收ESD脉冲的新型集成电路ESD保护方法。分析了这种方法在提高产品ESD防护性能方面的可行性,并用TLP设备测量出了一0.1μF电容在吸收4A TLP ESD电流脉冲时电容两端电压随时间的变化曲线以及不同电容值电容吸收4A TLP ESD电流脉冲后的电压随电容变化曲线,理论分析及测试结果均表明这种ESD防护方法能在集成电路承受6000V HBM ESD脉冲时将VDD与GND之间的电压降钳位在0.5V以下。通过将此ESD防护方法应用在SOI微处理器产品和SOI静态随机存储器产品上,成功地将这两款产品的ESD防护能力从1000V提高到了3000V以上,验证了这种容性封装技术在ESD防护方面的优良性能。 相似文献
16.
静电放电现象是导致集成电路损坏的一个重要原因,目前绝大多数集成电路中的ESD保护电路都是在硅片上实现的,这将占用一定的硅片面积,提升电路的成本.如果能够在多晶硅层(垂直空间)实现ESD保护器件,就能够节约一定的面积,从而节约成本.介绍了对于在多晶硅上实现的静电保护器件的研究结果. 相似文献
17.
近年来,随着SOI技术的快速发展,SOI集成电路的ESD保护已成为一个主要的可靠性设计问题。介绍了SOI ESD保护器件方面的最新进展,阐述了在SOI ESD保护器件设计和优化中出现的新问题,并进行了详细的讨论。 相似文献
18.
低压触发可控硅结构在静电保护电路中的应用 总被引:1,自引:1,他引:0
对LVTSCR(Low Voltage Triggered Silicon Controlled Rectifier)结构在深亚微米集成电路中的抗静电特性进行了研究.实验结果表明,LVTSCR结构的参数,如NMOS管沟道长度、P-N扩散区间距和栅极连接方式等,都对LVTSCR结构的静电保护性能有影响.利用优化的LVTSCR结构,获得了6000V以上的ESD失效电压. 相似文献
19.
一种新型互补电容耦合ESD保护电路 总被引:1,自引:0,他引:1
提出了一种改进型的基于亚微米工艺中ESD保护电路,它由互补式电容实现,结构与工艺简单。电路采用0.6μm1P2MCMOS工艺进行了验证,结果表明,ESD失效电压特性有较明显改善,可达3000V以上。 相似文献