RS编译码技术在一种数传系统中的应用

从伽罗华域讨论RS编译原理着手，并分析时域，频域编译码原理，着重讨论在数传系统中引用RS频域编译码技术，提高数传系统的可靠性。     

探讨数据通信中差错控制编译码（RS码）的软件算法

本文在较为具体地分析了RS码原理与性质的基础上，详细地推导了实现RS码编码、译码的算法过程，并通过实例对编码、译码的算法进行了数据验证。     

RS码的编译码程序实现

RS码是一种对随机和突发差错具有良好纠错能力的多进制信道编码。文中介绍了RS码编码和BM迭代译码的原理,推导了在程序实现时关键步骤的迭代表达式,并采用C语言实现了构造伽罗华域、RS码生成多项式、RS码编码和BM迭代译码算法。程序可通过配置RS码码长、信息位长等参数完成对多种RS码的编译码,适用于包含多种RS系统码及截短码通信系统的编译码,具有工程应用价值。     

RS码频域编译码的计算机模拟

频域编译码是近年来由Ｂｌａｈｕｔ等人提出来的纠错码编译方法。本文介绍了在时域和频域编译ＲＳ码的基本方法，并给出了在移动信息道的简单分群Ｍａｒｋｏｖ模型下频域编译码的计算机模拟方法和结果。     

RS码的时域编码/频域译码技术

提出一种RS混合译码技术－时域编码／频域译码，对照单纯的时域编译 码和频域编译码分析了其优越性。这种编译码技术可广泛应用于数字电视信号的传输及其它数字通信场合。     

RS编码原理及其在移动多媒体广播中的应用

结合RS码编码框图,通过公式详细地解释了RS码的编码、纠错原理,同时介绍了移动多媒体广播(CMMB)技术中RS编码原理在其信道编码上的应用。     

基于伽罗华域高斯列消元法的RS码盲识别

为解决高码率RS(Reed Solomon)码盲识别问题,提出了一种基于伽罗华域高斯列消元法的RS码盲识别方法。先利用矩阵秩的差值函数识别符号数及码长;再遍历此时符号数对应的本原多项式,对矩阵进行伽罗华域高斯列消元,并引入熵函数差值来识别本原多项式;最后求码字多项式的根,其中连续根即为生成多项式的根。该方法可以较好地识别RS码码长、生成多项式及本原多项式,并且避免了遍历符号数时多次进行伽罗华域傅里叶变换的繁琐过程。仿真结果表明,在误码率为3×10-3的情况下,对RS码的识别概率高于90%。     

RS码编码和译码的算法

本文针对用ＤＳＰ芯片实现ＲＳ码的编码器和译码器的要求,讨论ＲＳ码的编码和译码算法。     

MATLAB在RS码实现中的应用

介绍如何利用MATLAB中的rsenc函数和rsdec函数等来帮助实现RS码的编码和译码程序,以及如何利用MATLAB强大的数值计算能力对RS码的性能测试结果进行数据分析.该方法具有编程简单灵活,计算速度快等特点.     

数字视频广播卫星传送标准中的RS码

在数字卫星电视信号传送中的ＦＥＣ中,常采用ＲＳ码,讨论了ＲＳ码的三个问题;１）伽罗华域ＧＦ（２＾８）;２）ＲＳ的码的编码;３）ＲＳ码的检错和纠错。     

RS码译码算法对比研究

RS码所具有的高效译码性能使其被广泛应用于数据通信和存储系统的差错控制中。本文主要对目前常用的RS码的硬判决译码算法和K—V代数软判决译码算法进行对比研究。通过对两种算法原理的理论分析,给出了RS码在硬判决与软判决的算法下的计算机仿真。结果表明两种算法均能得到良好的译码效果,而软判决译码算法较硬判决方式能更有效地带来系统增益。而软判决译码算法可以通过适当提高复杂度来改善系统的性能。     

低复杂度的基于迭代译码的LDPC编码方法

基于迭代译码的LDPC编码方法,是一种分两个阶段编码的方法,然而对校验矩阵的列交换以及添加新行都会增加编码所需的存储资源.文中着力于寻找低复杂度实现该编码算法的校验矩阵,首先研究了重复累积(RA)码的基于迭代译码的编码实现,然后针对802.11n[1]和802.16e[2]中一种类RA码的LDPC码,提出了另一形式的分阶段编码,可以降低编码复杂度.     

基于FPGA的通用RS编解码器的VHDL设计方法

利用VHDL中的枚举和函数重载功能定义伽罗华域中的各种“+”,“-”,“×”,“÷”运算,并且自定义了BCH解码中用到的函数和数据结构,使得编写的程序更加接近理论上对RS码的描述,从而增加可读性,并且在程序调试时减少了工作量,提高了效率。仿真结果表明该方法具有容易实现的特点。     

低密度奇偶校验码构造及编译码研究进展

低密度奇偶校验(LDPC)码具有接近Shannon限的良好性能,能有效提高数据传输的可靠性.为提高LDPC码的性能,对码字的研究多集中于构造、编码和译码这几方面的基础研究.首先简要给出了LDPC码的基本描述,然后对二进制和多进制LDPC码的关键技术进行了系统归纳和全新分类,分别从构造、编码和译码3个方面进行了详细探讨,重点对最新的研究成果进行了全面分析和总结,对LDPC码今后的研究具有指导意义.     

一种减少RS截短码译码延时的优化设计

为达到缩短RS截短码译码延时的目的,对译码算法中钱搜索部分进行优化设计,采取对RS码中被截去部分不进行验根计算,而把截去部分的累乘结果存入ROM表中,在后续计算中直接查ROM表使用存储结果,这种节省搜索时间的方法,在整体上缩短了译码延时。     

RS编解码在FPGA上的实现

RS码具有很强的纠随机错误和突发错误的能力，因而广泛应用于各种差错控制系统中。通过介绍一种用FPGA器件实现RS[204，188]编解码的简单可行的硬件实现方法，分析了其基本原理，给出了实现过程，这种编解码适用于HDTV等数字视频系统。     

基于FPGA的RS译码器实现

RS码以强大的纠错能力得到广泛的应用，以往的译码器的硬件实现总是很复杂，资源利用较多，译码周期也较长．文中采用Blahut算法，先用MATLAB进行了软件仿真，并验证了算法的正确性，然后用FPGA实现了RS（31，15）译码器的设计．在硬件设计中优化了原来的电路结构，减少了一个迭代周期，从而一定程度上提高了译码器的译码速度，而FPGA实现复杂度也较低．     

RS码短码的软判决方法

RS码是差错控制领域中一种重要的线性分组码,而相对于普通的硬判决来说,软判决译码具有纠错能力强的优势。针对RS码(15,11),提出了使用Chase算法实现非二进制码的软判决译码方法,并通过计算机模拟,给出在AWGN信道中的译码结果。     

一种新的缩短RS码迭代译码方案

为了在EPON中应用GF(256)标准RS码对信息帧长大于255位的信息流进行编码,并提高RS码的编码增益,提出了一种新的缩短RS码的编译码方案。该方案通过两个缩短RS码的交叠编码和互相迭代译码,可以提高编译码增益。RS码BM硬判决译码和chase软判决译码的计算机仿真表明,该方案对缩短RS码的软硬判决译码性能都有明显提高。