基于时间—数字转换器的力矩传感器

介绍了基于时间—数字转换器(TDC)的应变测量原理与特点。设计并制作了基于TDC技术的机器人关节力矩传感器。基于TDC应变测量原理的力矩传感器具有组成电路简单、系统电流消耗小的特点。对传感器进行了静动态校正,并分析了试验结果。     

一款面向高性能SOC应用的高精度全数字锁相环设计

锁相环（PLL）是高性能SOC中必不可少的器件,为芯片提供系统时钟。提出了一款面向高性能SOC应用的高精度全数字锁相环结构,并采用了全新的高精度时间数字转换器(TDC)结构提高鉴相精度,降低TDC的相位噪声,改善了锁相环抖动性能。在先进工艺下完全采用数字标准单元实现了此全数字锁相环系统,解决了模拟电路中无源器件面积过大、抗噪声能力不强以及工艺移植性差等瓶颈问题。该系统最高频率可达到2.6 GHz,抖动性能小于2 ps。     

面向全数字锁相环应用的时间数字转换器

时间数字转换器TDC是全数字锁相环ADPLL相位捕获的重要部件。以TDC分辨率的提升为主线,讨论了计数器型、门延迟和亚门延迟型三类全数字TDC的基本结构,从提高分辨率、增加动态范围、减小非线性误差等技术点对比阐述各自的优势,并对TDC技术在全数字锁相环中的应用前景以及未来研究重点进行了简要分析。     

基于时间累加器的二阶ΔΣ时间数字转换器

提出以一个可获得高的分辨率和宽的信号带宽的二阶ΔΣ时间数字转换器(TDC),TDC基于门控环形振荡器型TDC并结合时间差加法器构成的时间累加器实现了二阶量化噪声整形。采用SMIC 28nm工艺设计,Spectre仿真结果表明,在1 M带宽内噪声底约为-82 d Bps~2/Hz,等效到50 Ms/s奈奎斯特率型TDC的分辨率约为2 ps,功耗取决于输入时间间隔,在测量间隔1ns时功耗约为1.19 mW。受到结构限制,这种类型时间数字转换器输入范围较小。     

一种基于环振的高精度时间测量芯片设计实现

高精度时间测量技术在空间探索、高能物理以及速度、流量、距离等多种测量领域有广泛用途,实现这种功能的电路被称为时间数字转换器(Time-to-Digital Converter,TDC)。分析了高精度时间测量的不同类型实现原理和技术,在此基础上介绍了一种基于环形振荡器(环振)的TDC芯片设计。该芯片采用0.18μm 1P5M CMOS工艺流片加工,测试结果表明其测量分辨率达到52 ps,可以用于流量、温度、距离等多种测量领域。     

一种基于TDC的相对频差测量方法

提出了一种基于时间/数字转换器( TDC)的频率差测量方法.该方法使用延迟链和参考时钟结合的TDC直接数字量化频率差.测量系统与非线性标定模块均在现场可编程门阵列( FPGA)中实现.为了对频率差检测精度进行评估,使用振荡器作为仿真输入信号进行了实验.结果显示:所提出的测量方法对ΔF/F的测量噪声可以达到1 ×10-8/ 槡Hz.在实验结果的基础上,对测量噪声的来源进行了分析.     

一种VXI总线寄存器基多通道高精度TDC的设计实现

时间测量手段有很多种，基于脉冲间隔的时间数字转换(TDC)技术是其中重要的一种。高精度的TDC在诸如粒子飞越时间测量、雷达测距、激光测距、无线电测向等领域有着广泛的应用。文章介绍一种基于VXI总线寄存器基的8通道高精度大动态范围的TDC模块的设计实现。经刻度测量，模块精度达到500ps，测量动态范围大于32μs。实现了大动态范围条件下的多通道高精度TDC。     

基于TDC时间数字测量应变系统的研究

针对高铁动车组应变测量中由温度变化、强电磁场干扰给传统模拟测试应变系统所带来测试的误差,采用CMOS技术,组成基于TDC时间数字测量应变的系统。重点讨论了TDC工作原理、应变值测量的硬件实现和温度偏移、零点偏移的调整。系统由TDC测量模块、TDC控制模块、TDC存储模块和上位机监控模块组成。     

基于simulink时间交织流水线ADC建模仿真

为了研究时间交织流水线ADC的结构和性能,提出了一种完全在Matlab自带的Simulink仿真环境下对时间交织流水线ADC进行高层次行为级建模和仿真的方法.在完整掌握了该类型AD转换器整体结构的基础上,对各个基本模块进行了Matlab数学建模,并最终完成了一个四通道、1.5bit/stage、采用数字校正技术的10位分辨率时间交织流水线AD转换器.最后还给出了ADC动、静态性能的测试方法并在Simulink仿真环境下对其进行了仿真测试,结果表明这种高层次的仿真方法具有高效、准确的优点,大大提高了AD转换器电路的设计效率.     

基于CPLD和TDC的微电容传感器信号检测电路设计

针对电容传感器的工作原理,以复杂可编程逻辑器件(CPLD)为核心,采用基于时间数字转换器(TDC)技术的芯片PS021,设计了一种高精度的微小电容测量电路。给出了PS021的测量原理和电路的软、硬件设计。采用PS021结合CPLD采集处理电容信号,外围电路简洁,应用方便,软件设计通过对PS021内部可编程寄存器的合理设置实现高精度的测量。实验结果表明:电路在10 Hz刷新频率时能够达到8 aF的有效精度,最高刷新频率可达50 kHz;电路实现了1 fF～0.01 aF的分辨率,有效精度位(ENOB)可达22位;高精度高刷新率可缓和测量速度和分辨率的矛盾,提高了微小电容的测量精度。     

基于ARM9的嵌入式数字示波器参数测量模块的设计

针对当前数字存储示波器参数测量算法均是基于DSP和内嵌微处理器型FPGA实现的,提出了一种基于S3C2410微控制器(ARM9内核)和μC/OS-Ⅱ实时操作系统的嵌入式数字示波器参数测量软件模块的设计方法;详细分析了参数测量模块中幅度类参数和时间类参数测量算法的设计与实现过程;最后对参数测量软件模块的性能进行了详细测试,同时对测试结果的误差进行了深入的分析;测试结果验证了参数测量模块的准确性和高效性。     

一种进位链TDC的实现及其抽头方式研究

采用Xilinx公司的Kintex-7内部的进位链,实现了时间数字转换器(Time to Digital Converter,TDC)。采用码密度校准方法 对TDC进行逐位校准,标定了TDC的码宽。码密度校准过程中发现,不同的进位链抽头位置会导致TDC的码宽不同、非线性不同,研究了2抽头、 4抽头方式下的TDC的码宽和非线性,在“0tap+3tap”的2抽头方式下,TDC可以获得较好的线性,时间分辨率为25 ps(对应最低有效位(Least Significant Bit,LSB)),微分非线性范围为-0.84～3.1 LSB,积分非线性范围为-5.2～2.2 LSB。     

基于LXI总线的数字多用表模块设计

作为LXI仪器总线测试的具体应用,针对测试测量的通用性和可扩展性,成功研制了基于LXI总线的数字多用表模块;重点阐述了LXI总线数字多用表模块硬件电路的设计,以及SCPI命令解释器生成方法;硬件电路主要包括LXI接口电路和测量功能电路,∑-△测量功能电路包括模拟信号调理电路、∑-△A/D转换电路,LXI接口电路采用ARM9微控制器S3C2410和网卡控制器CS8900A的形式;结合LXI总线的优势,实现了高精度数字多用表模块功能,并就如何提高数字多用表模块的测试速度及准确度等问题进行了深入探讨.     

基于VHDL的数字系统层次化设计方法

通过对数字频率计系统的设计,介绍了基于VHDL语言的数字系统层次化设计方法.首先将数字系统按功能划分为不同的模块,各模块电路的设计通过VHDL语言编程实现,然后建立顶层电路原理图.使用MAX+PLUS Ⅱ开发软件完成设计输入、编译、逻辑综合和功能仿真,最后在CPLD上实现数字系统的设计.结果表明,使用这种设计方法可以大大地简化硬件电路的结构,具有可靠性高、灵活性强等特点.     

汽车零部件试验测控平台示波模块的设计

针对传统仪器在汽车零部件性能测试中存在的不足,将测控平台思想和技术运用到汽车零部件性能测试中;结合面向汽车零部件试验的通用测控平台中数字示波模块的实现,探讨了在Visual C软件开发环境下数字示波模块的设计方法;通过示波环境设计、数据读取、波形显示与放大、动态播放速度控制和多个信号波形比较的编程过程和技巧,设计出的数字示波系统具有很强的移植性和可扩展性,并在车辆液力减振器试验测控平台的实例中验证了该设计方法的有效性。     

基于FPGA的多相数字基带转换器设计与实现

介绍了深空测控系统中数字基带转换器的原理及作用.在研究△DOR对航天器跟踪测轨原理的基础上,根据其信号频谱特征选择围绕多相信道化滤波器组来设计数字基带转换器.算法实现过程中,利用实信号谱以π为周期互为镜像的特点解决了接收信道存在盲区的问题.硬件实现前在Matlab环境下对算法进行验证.仿真正确后利用DSP Builde...     

三种轴角数字转换电路的分析与比较

介绍了三种分别基于单片机、轴角数字转换模块和光电编码器的轴角数字转换电路的原理,并对其性能进行了分析和比较。     

快速实现数字仿生电路设计的自适应遗传算法

采用演化硬件技术快速实现数字仿生电路的设计是演化硬件一个重要的研究方向;对演化算法的改进是提高演化速率和减少计算机计算负荷的重要方法;借鉴演化策略和模拟退火算法的思想以及Levi提出的HereBoy算法,提出了具有自适应能力的增强型演化算法;通过实验发现,该算法在演化相同的数字逻辑电路中,明显地提高了演化的速度,缩短了演化时间,提高了进化设计的速度、规模和优化程度.     

基于TDC的微小电容测量电路的设计

提出一种基于TDC(时间数字转换)的微小电容测量电路的设计方案。该电路具有功耗低、体积小、抗干扰性强、分辨力高、刷新率高的特点。详细阐述了测量电路的基本原理、具体实现、参数配置、标定和抗干扰设计,并且通过测量0pF～3pF范围的固定电容和动态电容验证了电路的性能。试验表明电路在10Hz刷新频率下分辨力为6aF;电路在13kHz刷新频率下分辨力为610aF;ENOB(有效精度位)最高可达22位。     

基于码密度法的时间数字转换器非线性校正方法研究

运用码密度的方法解决了FPGA内部专用进位链延迟单元的非线性问题,提高了FPGA中时间数字转换器(TDC)的测时精度.通过研究发现FPGA中进位链非线性是造成TDC测试精度降低的主要原因,针对这一问题,采用了统计学的码密度法进行了非线性校正,并确定了样本的数量以及校准值的选取.在EP2C5T144C8芯片内构建了TDC和校准模块,通过输入近似的大量随机跳变信号,得到延迟单元的准确延迟时间和非线性测试结果.实验结果表明,运用码密度法可以准确地反映出延迟时间在TDC中的分布情况.