基于DSP和FPGA的数字示波器设计

为了测量激光发生器电源模块的重要参数,提出了一种基于DSP和FPGA的数字示波器.分别分析了实时采样和等效采样的基本原理、基于DESO滤波器的滤波原理及其数学表达式;在此基础上,给出了幅度类参数和周期类参数的计算方法,并对各类指标进行了详细计算.整个数字示波器嵌入在激光发生器整体系统中,工程应用性强、集成度高.测试结果表明,数字示波器运行稳定可靠,能够满足设计要求,具有很高的应用价值.     

数字示波器的设计

数字示波器是现代电子测量中最常角的仪器,它是一种可以用来观察、测量、记录各种瞬时电压,并以波形方式显示其与时间关系的电子仪器。本文中详细介绍了数字存储示波器的原理及特点,给出了一种以单片机和可编程逻辑器件为控制核心的设计方案,同时给出了其硬件和软件设计的结构及思路。     

简易等效采样数字示波器设计

系统以C8051f020单片机和FPGA为控制核心,主要包括输入调理、跟踪触发、信号采集、数据处理等模块,含有四个扫描时基档,三个垂直灵敏度档,具有波形存储、回放显示和频率测量等功能。     

基于ARM9和FPGA的嵌入式数字示波器

提出一种基于ARM9和FPGA的嵌入式数字示波器的设计方法。硬件上采用ARM9+FPGA的结构,利用S3C2410A微控制器(ARM920T内核)的高速处理能力,以及FPGA在读写控制逻辑、高速数据交换方面的优势,实现4通道数据同步。软件上采用μC/OS-II实现多任务运行及实时处理。整机测试表明:该嵌入式数字示波器支持4通道输入,采样频率范围2kHz~20MHz,输入电压范围0~+4V,频率、脉宽和幅值精度±0.5%,具有良好的人机交互界面。可作为一个通用模块,嵌入智能仪器。     

基于FPGA虚拟数字示波器的设计

介绍了一种虚拟数字存储示波器的设计原理与实现.该示波器是以高速数据采集技术为基础.具有示波和数据采集的功能.底层硬件由预处理电路、AD转换器、时钟发生器和集成于FPGA芯片的SDRAM控制器、逻辑控制器、接口控制器组成,通过PXI总线与PC机主板连接,顶层软件有NI公司生产的Labwindows/CVI测控软件实现.设计采用了128MB同步动态存储器,存储容量大、成本低、速度快,可广泛用于高速、大容量数据采集、示波的场合.     

基于SOPC的便携式数字存储示波器设计

为解决传统示波器体积较大、携带不便以及成本高等问题,提出了一种基于SOPC的便携式数字存储示波器设计方案。通过在FPGA上嵌入Nios Ⅱ软核CPU作为系统波形及参数的显示控制,利用信号调理电路和高速ADC实现信号采集并通过Avalon-MM接口传递相应的控制参数至各个功能模块实现数据测量及存储,使用Nios Ⅱ移植嵌入式图像用户界面μC GUI绘制精美的人机交互显示界面。经测试,系统可较好的实现信号采集、测量、存储和显示功能,且体积小、成本低、操作便捷,具有一定的实用价值。     

基于虚拟仪器平台的多通道示波器设计

利用虚拟仪器平台强大的功能，在较短的时间内可以开发出满足各种需求的工业现场多参数测试要求的仪器。介绍了基于虚拟仪器平台的多通道示波器的开发设计过程，包括数据采集卡的选择、计算机的配置、仪器界面的设计、信号调理与外触发电路设计、打印设备的选择等。该仪器已经在燃料电池汽车用DC／DC变换器的测试工作中投入使用，在精度、直观性和易用性等方面都获得了很好的效果。     

基于FPGA和ARM的数字存储示波器控制系统的设计

本数字示波器以FPGA和ARM9(S3C2410)为核心芯片,由输入信号调制、触发控制、数据采集、数据处理、波形显示和操作面板等功能模块组成;既具有一般示波器实时采样的功能,还具有等效采样和预触发的功能;在显示上以LCD触摸屏的方式,通过ARM9与FPGA的通讯能在LCD800×480上显示被测信号的频率和扫描速度等;设计中采用模块化设计方法,并使用了多种EDA工具,提高了设计的效率。     

基于单片机的等效采样示波器设计

介绍了基于单片机系统的精密时钟发生电路对高频信号(1MHz～80MHz)进行等效采样的方法,设计并实现一个模拟带宽为1Hz～80MHz的简易数字示波器。     

数字存储示波器等效采样的研究

目前国内数字存储示渡器市场上的随机等效采样所用的方法都是利用双斜积分电路,通过延长触发点与下一个采样时钟间的时问间隔,从而可以计数地址,再进行排序恢复波形;但由于双斜积分电路的非线型性,导致测量不准确;利用EDA技术给出一种递推一周期等效采样算法,不用外加任何电路,就可以实现随机等效采样,避免了测量触发点与采样点之问的时间间隔,误差较小,突破以往算法的瓶颈,实现起来也比较简单、准确且成本较低.     

基于GPIB接口的数字存储示波器功能扩展

本文结合虚拟仪器和传统仪器的优势，实现了基于GPIB接口的数字存储示波器功能扩展．使其数据分析处理能力得以增强。由于本系统具有通用性和灵活性强等优点．易于推广到各种传统的GPIB仪器，从而构成由计算机控制的多功能智能仪器系统。     

基于FPGA的多路数字信号复分接器的设计

数字复接技术是现代数字通信中常用的技术。本文给出了一种采用时分复用技术,基于FPGA对语音、同步数据、异步数据等多路不同等级数字信号进行复分接设计与实现的方法,对设计与实现过程关键技术进行了详细的论述,同时对设计中需要注意的问题做了必要的说明。     

The digital storage oscilloscope (DSO) as a cost-effective solution to measurements in digital circuits

A logic analyser may not be the best tool for all design and test needs. Chris Crook looks at the advantages of a digital oscilloscope     

基于FPGA的ECC数字签名方案优化设计

ECC数字签名算法是目前的研究热点之一。本文根据ECC数字签名算法的相关理论，使用Verilog语言实现了其完整方案，并给予相应的优化。给出了关键部分的仿真结果。     

基于FPGA的数字下变频器设计

设计和实现了基于FPGA的可编程数字下变频器（DDC）,用于宽带数字中频软件无线电接收机中,主要完成了数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法,将整个下变频器划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。     

基于FPGA的ECC数字签名方案优化设计

ECC数字签名算法是目前的研究热点之一。本文根据ECC数字签名算法的相关理论,使用Verilog语言实现了其完整方案,并给予相应的优化。给出了关键部分的仿真结果。     

FIR数字滤波器设计及其FPGA实现

以FPGA为硬件平台,利用FPGA的DSP开发工具DSP Builder对数字滤波器进行建模设计及系统模型仿真,生成VHDL工程文件,编制相应顶层文件,使其符合滤波器硬件系统。利用QuartusⅡ对项目进行综合、编译和调试,生成原理图模块和RTL电路图。通过对5 kHz方波信号进行仿真滤波,并将VHDL下载到硬件系统中进行硬件实现,有效地提取到5 kHz的正弦信号。实验结果表明,该设计很好地达到了FIR滤波器的性能,为数字滤波器的设计与实现提供了新的途径和方法。     

基于FPGA的多通道数据采集系统设计

针对大地电磁探测系统的特点,设计了以FPGA为核心处理器的多通道高分辨率电磁数据采集系统,解决了五路24位ADC芯片ADS1255与ARM之间接口复杂、难以实现的问题。详细介绍了FPGA逻辑设计的模块划分和具体实现。本方案外围电路结构简单可靠,易于扩展,实现了采集系统的高性能和高可靠性,特别适用于多通道高精度的数据采集系统。     

一种基于FPGA实现的全数字锁相环

锁相环被广泛应用于电力系统的测量和控制中。介绍了一种新型的基于比例积分控制逻辑的全数字锁相环。通过对其数学模型的分析,阐述了该锁相环的各项性能指标与设计参数的关系,并由此提出了具体的设计方法,同时提供了一个基于MAX+PLUSII软件和FPGA器件完成的设计实例。仿真和实测结果表明了该锁相环设计方法的正确性和易实现性,也验证了该锁相环的良好性能。     

多通道高速数字处理机设计

为了实现多目标回波信息处理,设计了一种四通道高速采样的信号处理机。实现以K7芯片为核心的数字处理平台及多种通信方式,通过高速ADC将回波信号数字化,利用巴克码脉内调制,在保持目标速度分辨率的同时提高了距离分辨率。通过简化数字下变频提高资源利用率,并仿真了多目标识别处理过程。对处理机的测试表明,实现了1.22mV静态噪声和64dB动态范围。