基于FPGA的宽带数字接收机变带宽数字下变频器设计

基于FPGA芯片Stratix II EP2S60F672C4设计了一个适用于宽带数字接收机的带宽可变的数字下变频器(VB-DDC)。该VB-DDC结合传统数字下变频结构与多相滤波结构的优点,实现了对输入中频信号的高效高速处理,同时可以在较大范围内对信号处理带宽灵活配置。硬件调试结果验证了本设计的有效性。     

基于FPGA的数字下变频器设计

设计和实现了基于FPGA的可编程数字下变频器（DDC）,用于宽带数字中频软件无线电接收机中,主要完成了数字下变频、数据抽取等功能。采用自顶向下的模块化设计方法,将整个下变频器划分为基本单元,实现这些功能模块并组成模块库。在具体应用时,优化配置各个模块来满足具体无线通信系统性能的要求。     

基于DSPBuilder的数字下变频器的FPGA设计

数字下变频是软件无线电的核心技术之一。阐述了多级抽取结构数字下变频器的原理,介绍了系统级设计的新方法,利用系统工具DSPBuilder给出了数字下变频器的FPGA设计方法,讨论了各个抽取滤波器的性能要求。用双边带调幅信号(DSB)作为激励信号,给出了具体的仿真验证。     

低轨卫星系统数字上变频器的多级内插设计

在研究了低轨卫星DS-CDMA系统数字上变频器的内插技术之后,提出了以成型滤波器、半带滤波器和CIC滤波器等多级内插级联的结构来实现抽样率的变换。在具体实现上采用了基于多相结构实现的成型滤波器、高效的半带滤波器和改进的多级CIC滤波器,节省了系统的硬件资源,提高了系统的性能。     

基于新型FPGA实现高速数字下变频

介绍了一种基于新型FPGA的高速数字下变频的实现方法,它充分利用数字下变频的优化算法以及FPGA领域的新技术,去除由于数据速率过高而造成的各种瓶颈,极大地减少了计算量和FPGA片内资源的消耗。     

基于多相带通滤波的变带宽数字下变频器设计

为了使数字下变频器适应多种带宽信号的处理能力,在研究数字下变频和多相结构运算特点的基础上,提出一种多相带通滤波结构.首先通过将下变频运算等效为带通滤波有效降低了运算量,分析得出一定条件下,采用适量乘法器就能完成各种抽取比下的乘法运算的结论,并以此对多相结构进行改进,得到带通滤波的多相通用结构;然后利用恒速乘法、多速率输入输出技术巧妙实现变带宽滤波.文中还对不同带宽下的滤波器系数和性能进行了分析.软硬件仿真表明,该结构不仅能够实现多种带宽信号的数字下变频,而且具有低复杂度、较高的运算效率和较少的硬件开销.     

基于流水线技术的数字下变频器设计优化

数字下变频器(Digital Down Converter,DDC)是雷达数字接收机的重要组成部分,其功能是将数字化的雷达中频信号进行下变频至基带。DDC主要完成星载微波散射计的正交解调,滤波和降采样算法。出于星载应用对可靠性和芯片资源的要求,选择Actel基于FLASH技术的FPGA芯片,并采用基于流水线技术和简化的正交解调及分布式滤波的算法来实现DDC模块功能。     

软件无线电数字下变频技术研究及FPGA实现

在数字下变频系统实现方案中,输入的模拟中频信号经过高速A/D采样数字化后与数控振荡器NCO(Numerically Controlled Osillator)产生的正交本振信号混频,然后再由抽取滤波模块进行处理,以输出低速的低频或基带信号。本文以软件无线电数字下变频技术为研究对象,参考GSM系统建立数字下变频系统。     

基于FPGA的全数字上变频系统设计

介绍一种利用新器件特性实现全数字上变频的方法,包括射频频率范围内从基带信号的插值滤波器的设计、载波信号的产生,到针对射频信号高采样率的并行处理方法以及与数模转换器件的接口设计。与传统模拟方案相比,本设计具有更佳的性能、更低的成本和更好的灵活性,可广泛用于电缆调制解调器系统。     

基于FPGA的数字下变频器设计

数字下变频技术是软件无线电的核心技术之一,本文首先介绍了数字下变频器的原理,然后主要讨论了基于FPGA的数字下变频实现方法.FPGA具有大容量,可编程的特性,以及设计和修改方面的灵活性,使得用FPGA来代替专用下变频芯片更加符合软件无线电的思想.     

基于FPGA的数字信道化接收机的研究及实现

提出一种基于多相滤波器组的数字信道化测频接收机的设计方法,通过信道化的方法实现频带划分,降低了后续信号处理的速度。通过理论分析以及仿真,验证了算法的可行性。     

一种基于FPGA的数字下变频设计

对数字下变频理论进行了分析,研究了各模块的实现并在Matlab下完成了分析和仿真,讨论了使用FPGA完成各模块的方法,最后使用Altera的集成工具DSP builder和IP核完成整个系统的的实现。     

改进的抽取滤波器设计

在Sigma-Delta ADC芯片中,数字抽取滤波器电路占据了大部分面积。所设计的改进型Hogenauer CIC滤波器,将梳状部分进行优化,采用控制单元、加法器和寄存器代替传统Hogenauer CIC滤波器中的差分器,从而减小数字电路的面积。一个采用这种结构的4阶32倍降采样数字滤波器在Stratix Ⅱ系列2S30 FPGA芯片中实现。经过测试,耗费的硬件资源比传统Hogenauer结构滤波器减少11%。     

基于FPGA的流量的测量接口电路设计

对流量及其数据传输机制进行了说明,提出了用单片FPGh对流量的输出值进行处理的解决方法,大大提高了流量的精度。这种方案可使整个系统仅由FPGA、传感器电路及少许外围电路构成,而不再需要单片机和复杂的外罔电路,使接口电路大为简化,系统的可靠性高且易于维护。仿真试验表明,FPGA流体测量接口电路的设计方法是实际可行的。     

Microcomputer program for the design of digital filters

The program presented here is intended to be a design device and learning tool for digital filters. Digital filters designed with the program can be implemented by incorporation within the data analysis programs of the user. The program is written in BASIC for use with the IBM-PC, is intended to be user-friendly, and includes a great deal of filter assistance not found in other programs. An example of program use shows how one filter can be used to remove noise from respiratory waveform data.     

基于FPGA的IFFT处理器设计

通过分析FFT的Cooley-Tukey算法,导出相应的IFFT算法。采用Altera公司的Cyclone Ⅱ系列FPGA芯片中的FFT megacore IP核定制FFT功能,分别使用Quartus Ⅱ和VHDL开发工具验证实现。     

下变频器HSP50216在中频接收机中的应用

数字下变频技术作为高速数字信号处理的关键核心技术之一,在中频数字化接收机中起着至关重要的作用.本文介绍了可编程数字下变频器件HSP50216的特点、内部结构和功能模块,及其在中频数字化接收机中的应用,大大地降低了采样频率和数据量,减轻了对DSP计算需求的压力.另外由于其强大的可编程能力使得接收机的设计变得更为灵活和方便.     

基于FPGA的ECC数字签名方案优化设计

ECC数字签名算法是目前的研究热点之一。本文根据ECC数字签名算法的相关理论,使用Verilog语言实现了其完整方案,并给予相应的优化。给出了关键部分的仿真结果。     

基于FPGA的ECC数字签名方案优化设计

ECC数字签名算法是目前的研究热点之一。本文根据ECC数字签名算法的相关理论，使用Verilog语言实现了其完整方案，并给予相应的优化。给出了关键部分的仿真结果。