基于自适应OFDM系统的信号调制器设计

设计了一种基于自适应OFDM系统的信号调制器。通过FPGA综合得出该信号调制器结构简单,不仅占用资源少,而且速度快,非常适合在自适应OFDM系统中使用。     

基于FPGA的串行多节点数据采集传输系统的应用研究

多节点分布式传感器的数据采集与传输系统有着广泛的应用,其物理层实现主要分为串行及并行两种方式。针对特定的应用场景,选用串行传输的实现方式,设计以FPGA芯片、RS485芯片及AD芯片为核心的硬件平台,使用verilog语言设计FPGA的RTL（Register Transfer Level）逻辑代码,并在Modelsim中完成了功能仿真验证。最终实现了物理层为串行传输、传输层为总线模型的数据采集传输系统,该系统RTL代码设计简单,维护性强,可靠性高,占用芯片资源少,具有一定的工程应用价值。     

强震观测系统中数字抽取滤波器的实现研究

为了提高六自由度强震观测系统的集成度以及可靠性,并降低它的系统成本,用现场可编程门阵列(FPGA)芯片取代六自由度强震观测系统内的∑-Δ型A/D转换器组件中的有限冲击响应(FIR)抽取滤波器芯片CS5322。根据FPGA芯片的特点,FIR数字抽取滤波器采用分布式算法来实现,这种方法实现的基础是查找表。同时,采用部分表结构实现的分布式算法大大降低了对FPGA芯片内部系统资源的占用。用这种方法,分别设计了芯片CS5322中三级FIR抽取滤波器,并且,在1片低成本EP1C12芯片中集成了8片CS5322的功能,完成了设计目标。     

基于改进Costas环的高精度数字BDPSK通信系统的FPGA实现

随着软件无线电数字通信系统的应用,使用大规模可编程器件FPGA的技术成为数字通信系统研究的热点。在高精度BDPSK系统中,基于传统Costas环的载波提取会占用FPGA器件的较大资源,采用改进的Costas环进行载波同步提取,节省了较多乘法器和加法器,提高了载波提取的运算速度。基于改进Costas环设计的14位数据端高精度BDPSK数字通信收发系统,将所有基本的单元器件集成在一块可编程FPGA芯片上,提高了系统的集成度,增加了电路的可靠性。同时,系统参数及输出数据位宽均可通过编程调整。这种可编程的数字通信系统具有良好的应用前景。     

基于PCI总线的雷达数据采集及定时板的设计

介绍了一种基于PCI总线的雷达数据采集及定时板的设计方案，该设计把数据采集控制、发射机定时及接收机控制等集于一块FPGA芯片中实现，具有设计简单，可靠性高等优点。该设计已经成功地应用到民航飞行天气探测领域中.     

高速雷达数据采集系统的FPGA设计

高速雷达数据采集系统的设计方法。该系统由FPGA芯片完成各芯片之间的逻辑控制,具有设计灵活、结构简单、实时性高、可靠性高等优点。     

基于信号噪声子空间的降秩算法及FPGA实现*

研究了OFDM信道向量自相关矩阵奇异值分解的FPGA实现。为了获得更好的实时性,将复矩阵的奇异值分解转换为实矩阵的奇异值分解;根据实对称矩阵SVD的特点设计阵列结构,减少了所占用的资源。基于MATLAB仿真和Altera的软硬件开发平台对OFDM信道自相关矩阵奇异值分解的FPGA实现进行研究,仿真结果表明设计方案可以应用于OFDM信道估计系统中。     

软件辅助FPGA实现安全监控系统的方法研究

核电站的安全级监控系统除了实现人机交互式的监控功能外,还需满足系统安全性的要求。目前,现场可编程门阵列(FPGA)芯片以其功能的独立性、响应的快速性以及更好的安全性,越来越广泛地应用在核电站系统中。探索一种方法——采用FPGA芯片"纯硬件"的技术代替CPU芯片,同时去除操作系统,以实现安全监控系统,从而提高系统整体的可靠性和安全性。但为了降低FPGA程序的复杂度,增加系统的灵活度,需要具有友好交互界面的组态软件来辅助FPGA实现监控系统功能。因为安全监控系统运行环境的限制,以及出于安全性的考虑,将组态软件作为离线的组态工具来设计。从安全监控系统的画面显示层组态、系统数据层组态和组态信息下装三个方面进行了详细描述,给出了组态软件辅助FPGA芯片实现安全监控系统的实现方法。该方法已完成设计开发,进一步测试与验证后,即可推广到实际应用。     

基于FPGA的AM发射机设计

本课题研究的是一个基于FPGA设计的AM发射机的制作过程,通过用Verilog语言来设计一个简单的AM发射机。根据实际情况,本系统主要是从系统的最底层的模块的描述,通过对AM发射机的制作,熟悉FPGA硬件编程。本文介绍了此软件系统的具体设计思路和设计原理,并对设计过程中所遇到的各种问题,进行了分析并对相应问题提供了具体的解决方案。     

基于FPGA的AM发射机设计

本课题研究的是一个基于FPGA设计的AM发射机的制作过程,通过用Verilog语言来设计一个简单的AM发射机。根据实际情况,本系统主要是从系统的最底层的模块的描述,通过对AM发射机的制作,熟悉FPGA硬件编程。本文介绍了此软件系统的具体设计思路和设计原理,并对设计过程中所遇到的各种问题,进行了分析并对相应问题提供了具体的解决方案。     

基于FPGA的激光光束自对准电气自动化系统设计

激光光束技术运用的越来越广泛,包括光通信技术,激光测距技术,激光瞄准技术等,其中光通信技术范围最广;在光通信过程中,需要面对光束发射端与接收端中心对齐的问题,增加了操作的难度;针对光通信激光光束对准难的特点,研究并设计了一套基于FPGA的激光光束对准系统,利用在FPGA芯片上设计软硬件速度快、稳定可靠、研发周期短等特点;整个系统以FPGA芯片为核心,辅以操作电路、自适应算法;实验表明, 该系统较好地符合了光束对准的要求。     

基于SHA-1算法的FPGA加密设计

为了解决基于SRAM工艺的FPGA的保密性问题,通过利用SHA-1加密算法,在身份验证的过程中将产生随机数的种子随机化和验证时间间隔随机化的双重随机化方法,实现了高可靠性能FPCTA系统加密。该设计具有较高的抗追踪性,可有效地防止对芯片的非法拷贝。     

SoC FPGA在声波测井数据采集系统中的应用

传统的数据采集系统采用现场可编程门阵列+数字信号处理器(FPGA+DSP)架构,复杂化了硬件设计,增加了系统功耗.以SoC FPGA为核心搭建的声波测井数据采集系统,充分发挥了微处理器控制能力强和现场可编程门阵列灵活的特点,利用总线互联通信等SoC技术,简化了硬件设计,降低了电路功耗,提高了系统的可靠性.     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

基于FPGA的智能卡验证平台设计

随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡芯片验证的成功实践,不仅是对FPGA验证理论的证实,而且验证的思路和方法对其他芯片有一定的指导意义。     

基于AMBA总线的UART模块设计与验证

随着微电子技术的快速发展,电子设备逐渐趋向于小型化、集成化且要求设备功耗低、体积小、重量轻、可靠性高,因此在芯片设计中集成UART模块已成为一种趋势。介绍了一种基于AMBA总线的UART模块设计与验证方法,该设计采用了自顶向下和有限状态机相结合的方法,并且在ISE开发平台上采用Verilog HDL语言实现了UART模块的设计,最后借助于FPGA验证平台进行验证。结果表明,基于AMBA总线作为标准接口实现UART模块的设计可以传输准确的数据,可以满足扩展UART通信接口的要求。     

基于FPGA的VGA多幅图片动态显示系统

本文使用FPGA芯片,在QuartusⅡ 工作平台下,利用Verilog硬件描述语言,实现了VGA多幅图片动态彩色显示系统的设计.设计中将VGA显示的同步控制、图像显示地址、像素存储单元、动图延迟器、颜色产生等模块集成在一块可编程FPGA芯片上,提高了显示系统的集成度和电路的可靠性.由于FPGA的在系统可编程特性,所设计的参数可通过现场编程调整,增强了显示系统设计电路适配的灵活性.在显示的效果上,提高了显示图片的趣味性,该显示系统能够应用到视频特技效果的切换技术中.     

FPGA的功耗概念与低功耗设计研究

随着半导体工艺的飞速发展和芯片工作频率的提高,芯片的功耗迅速增加,而功耗增加又导致芯片发热量的增大和可靠性的下降。因此,功耗已经成为深亚微米集成电路设计中的一个重要考虑因素。本文围绕FPGA功率损耗的组成和产生原理,从静态功耗、动态功耗两大方面出发,分析了影响FPGA功率耗散的各种因素,并通过Actel产品中一款低功耗的FPGA进一步进行说明。最后提出了在FPGA低功耗设计中的一些问题。