共查询到20条相似文献,搜索用时 93 毫秒
1.
锁相环的运用已经越来越广泛,从时钟产生器到无线通信到有线通信,光通信等等。在实际应用中,很多工程师都倾向于使用电荷泵型锁相环。因为它更容易实现尽可能大的或者无限开环增益。这样,电荷泵在该种结构中将充当非常重要的角色,其中的不理想性将会对整个系统的性能,比如时钟抖动,相位噪声,锁定时间,带宽,功耗等的设计带来挑战。本文将就以上问题进行详细的分析和研究。最后本文提出了一种改善性能的增益提高技术电荷泵。 相似文献
2.
锁相环中高性能电荷泵的设计 总被引:2,自引:4,他引:2
设计了一种结构新颖的动态充放电电流匹配的电荷泵电路,该电路利用一种放电电流对充电电流的跟随技术,使充放电电流达到较好匹配,同时,在电荷泵中增加差分反相器,提高电荷泵的速度。采用Istsilicon 0.25μmCMOS工艺进行仿真,结果显示:输出电压在0.3—2.2V之间变化时,电荷泵的充放电电流处处相等。 相似文献
3.
4.
5.
6.
7.
8.
一种用于高速锁相环的新型CMOS电荷泵电路 总被引:5,自引:0,他引:5
提出了一种适用于高速锁相环电路的新型CMOS电荷泵电路。该电路利用正反馈电路提高电荷泵的转换速度,利用高摆幅镜像电流电路提高输出电压的摆动幅度,消除了电压跳变现象。电路设计和H-SPICE仿真基于BL 1.2μm工艺BSIM3、LEVEL=47的CMOS库,电源电压为2V,功耗为0.1mW。仿真结果表明,该电路可以很好地应用于高速锁相环电路。 相似文献
9.
10.
11.
环路滤波器是锁相环中的一个关键模块,对宽带高压VCO进行调谐时,常采用有源滤波器。在论述了电荷泵锁相环基本原理的基础上,对有源环路滤波器的结构以及滤波器对锁相环性能的影响进行了分析,推导出有源环路滤波器参数的设计方法。根据课题设计了三阶有源环路滤波器,用ADS工具对锁相环系统性能进行仿真,仿真结果与理论相吻合。实验结果表明,所设计的滤波器满足了课题的要求,验证了本方法的正确性。 相似文献
12.
13.
移相器是相控阵雷达的核心器件,随着工作频率的逐步提升,传统移相器的插入损耗和相位控制误差恶化严重,导致额外增加的功耗及波束性能变差.本文基于电荷泵锁相环(Charge Pump Phase-Locked Loop,CP-PLL)开展了高精度数字移相方法的研究.在分析CP-PLL相位数学模型与移相机理的基础上,提出了通过数控电流源的方法实现对输出信号相位的精确控制,建立电路模型开展仿真分析,并设计了实验电路模块,通过仿真和实测的对比验证了该方法的有效性和精确性,实现了移相步进优于1°,移相精度优于移相值的10%.该CP-PLL可通过作为本振信号或直接产生发射信号应用于相控阵雷达系统中,具有精度高、功耗低、易集成等特点,从而取代移相器,有效提升相控阵雷达的性能. 相似文献
14.
电荷泵锁相环环路滤波器参数设计与分析 总被引:1,自引:0,他引:1
从环路滤波器的基本概念出发,主要论述了电荷泵锁相环环路滤波器参数的设计方法(包括1阶,2阶,3阶环路滤波器),通过比较闭环的参数设计方法的不足,提出了一种新的开环环路滤波器参数的设计方法,并做出总结,最后利用Cadence公司Virtuoso系列主要对二阶无源低通滤波器进行仿真,验证了本方法的正确性,有一定的实用价值。 相似文献
15.
高速PLL电路中的电荷泵电路设计 总被引:3,自引:3,他引:0
提出了一种适用于USB2.0高速模式480MHz时钟产生的单片锁相环(PLL)电路中的新型电荷泵电路设计。电路设计是基于TSMC公司的0.25um CMOS混合信号模型,采用了正反馈及与电源无关的带隙基准设计方法.着重解决传统电荷泵电路设计中存在的电荷注入现象(Charge Injection)。仿真结果表明本文的设计方案提高了电路的开关速度,符合480MHz速度的PLL对电荷泵电路的要求。 相似文献
16.
17.
随着专用集成芯片(ASIC)和系统芯片(SOC)的飞速发展,芯片内部生成可变频率的稳定时钟变得至关重要,设计一个高性能锁相环正是适应了这样的需求。本文在传统锁相环结构的基础上设计了一种高速、低功耗、低噪声的高性能嵌入式混合信号锁相环结构。它可以在片内产生多分组高频稳定时钟信号,从而为先进的专用集成芯片(ASIC)和系统芯片(SOC)的实现提供最基础且最重要的可应用时钟产生电路。模拟结果表明:该锁相环可稳定输出500 MHz时钟信号,稳定时间小于700ns,在1.8V电源下的功耗小于18mW,噪声小于180mV。 相似文献
18.
19.
基于110 nm CMOS工艺设计了一种应用于HDMI接收端电路的宽频带低抖动锁相环。采用一种改进型双环结构电荷泵,在25~250 MHz的宽输入频率范围内实现了快速锁定。通过高相噪性能的伪差分环形振荡器产生了调谐范围为125 MHz~1.25 GHz的时钟信号。仿真实验结果表明,该锁相环的锁定时间小于1.2μs,在振荡器工作频率为0.8 GHz时,其相位噪声为-100.0 dBc/Hz@1 MHz,输出时钟峰峰值抖动为4.49 ps。 相似文献