基于构令流的RCSIMD体系结构研究

提出了基于构令流的多配多数据流(MCMD)的计算机体系结构并完成设计.通过重构,RCSIMD可支持SIMD和MIMD两种计算模型.RCSIMD中设计的两级配置策略,不但能够实现零配置延迟,而且还能在单周期内实现通信网络在一维和二维结构之间切换,极大地提高了结构的灵活性.多种算法的映射结果表明,RCSIMD体系结构适用于多媒体图像处理应用.在Charter 0.25μm 标准单元库下,RCSIMD的处理阵列的面积为7mm×7mm,时钟周期16ns.     

基于动态可重构的FFT处理器的设计与实现

提出了一种基于局部动态可重构(DPR)的新型可重构FFT处理器.相比传统的FFT设计,该设计方法在重构时间上得到了很大改进,同时,处理器能够动态地添加或移除重构单元.采用新颖的FFT控制算法,使得可重构部分面积很小.该处理器结构在Xilinx Viirtex2p系列FPGA上进行了综合及后仿真.较之Xilinx IPcore,其运算效率明显提高,而且还实现了IP核所不具备的动态可重构性.     

可重构计算及可重构编译技术研究

可重构计算是未来高性能计算的发展趋势,它兼具了通用计算的灵活性和专用计算的高效性,充分利用系统资源的同时,又能发挥应用程序的效率。可重构编译是推广可重构计算的关键技术,可重构编译系统能够为传统的软件编程人员提供一个体系结构透明的开发平台,并让用户真正灵活利用可重构计算平台。     

基于FPGA的人工神经网络实现方法的研究

基于FPGA的神经网络实现方法已成为实际实时应用神经网络的一种途径.本文就十多年来基于FPGA的ANN实现作一个系统的总结,例举关键的技术问题,给出详细的数据分析.引用相关的最新研究成果,时不同的实现方法和思想进行讨论分析,并说明存在的问题以及改善方法,强调神经网络FPGA实现的发展方向和潜力及提出自己的想法.另外,还指出基于FPGA实现神经网络存在的瓶颈制约,最后对今后的研究趋势作出估计.     

基于多流水线的可重构系统

介绍一种采用多条运算流水线技术的粗粒度动态可重构计算系统．使得能够在时间维和空间维上同时开发算法的循环级并行性。在此基础上研究了可重构器件的细织结构形式以及面向动态可重构的互连网络．并给出了在该系统上求解一般问题（如FIR）的重构与执行过程。最后，为实现算法到结构的自动化映射而初步建立了协同编译器框架并展望了在系统中融合向量技术的前景．     

一种新型高速低成本可重构FFT处理器结构

文中提出了一种基于FPGA的高速可重构FFT处理器结构.该结构采用精简控制算法[1]可针对从32点到1024点等不同点数数字信号进行FFT处理,并且在Xilinx公司Virtex2p系列FPGA上进行了综合及后仿真.结果表明该可重构结构相比Xilinx IP core而言资源占用减少16%~21%(slice),最高时钟频率提高了10%~30%,输入输出延时减少了56~116个时钟周期,运算效率明显提高,而功耗相当.可适用于低成本高速数字信号处理系统.     

一种基于FPGA的神经网络的实现

本文介绍了一种用FPGA实现神经网络的方法。它利用FPGA器件的可重构计算特性，把BP算法分成三个执行阶段并顺序配置到FPGA中执行。这种方法有效地提高了FPGA硬件资源的利用率     

动态可重构技术浅述

动态可重构技术可以利用可重配置硬件的灵活性,使可重配置硬件不同时刻完成不同的功能.分析表明,通过对可重配置硬件的复用进而扩大硬件的等效规模,可以节省硬件资源的面积、输入/输出管脚和系统的功耗等.研究了动态可重构技术包含的内容,讨论了动态可重构系统设计过程中需要考虑的问题并描述了其发展趋势.     

可重构信息安全系统研究综述

传统安全计算提供固定的安全服务能力,无法根据环境和安全需求的变化灵活配置,导致安全管理复杂,软硬件资源重复利用率低.可重构安全计算为提升系统灵活性、适应性和可扩展性提供了新的手段.本文阐述了可重构安全计算的发展历程,初步研究了其内涵与意义,提出了可重构安全计算的概念模型,并详细论述了其中的关键技术及其研究现状,最后分析了可重构安全计算的发展趋势.可重构信息安全系统是新型计算与信息安全技术融合的必然产物,必将为信息安全技术提供更广阔的应用空间.     

基于动态可重构计算技术的高清视频研究

首先介绍可重构技术以及基于过程级的动态可重构计算技术,阐述对动态可重构技术研究的理论价值,接下来介绍高清视频的标准和在社会生活中的应用,进一步介绍目前高清视频最先进的标准之一H.264,阐述国内外相关研究近况,为高清视频技术提供一种新的解决方向进行探讨.     

一种基于并行FFT的pn码快速捕获算法实现

扩展频谱通信系统是将基带信号的频谱扩展到很宽的频带上,然后再进行传输的一种系统。pn码的快速捕获,是直扩系统的一项关键的基带技术,文中采用基于最大似然估计的并行FFT算法,完成多路输入信号的频谱分析、载波多普勒频率检测和伪码同步位置的搜索,最后给出了Matlab仿真及RTL实现电路图。该算法已在工程中得到应用,对提高多路扩频信号,同时接收系统捕获时间有良好的效果。     

一种基于FFT的高精度频率估计算法

介绍一种适用于估计高斯白噪声背景下的信号频率的快速、高精度估计算法,以及算法原理、设计思想、流程,并使用Matlab进行仿真,给出计算机仿真结果,分析算法优劣。结果表明:本算法具有有效抑制FFT的“栅栏”效应对估计结果的影响、估计精度高、抗噪性能良好、同等精度下运算量小等优点。     

一种基于SIMD-MCC计算机的二维FFT并行算法

FFT是图像处理中最重要的全局算子之一。文章以SIMD-MCC并行计算机为模型,讨论了二维FFT的并行实现问题,同时给出了相应的并行算法。该算法利用处理元的局部存储器,可在K×K的阵列上处理M×M的图像(M>K),较好的解决了在固定规模阵列上对大尺寸图像进行处理的问题。通过对算法的性能分析表明本算法是可行和高效的。     

基于SIMD-BF模型的并行FFT算法设计与实现

在单指令多数据流-蝶形网络模型(SIMD-BF)上设计实现FFT算法。当前算法中,W指数的获得需要进行位反,左移和补零操作。本算法采用按时间抽取(Decimation-in-Time)方式,其W指数可以由处理器所在位置轻松获得,只需进行简单左移操作,利用该算法中清晰简单的W指数规律进行递归运算,输出即为结果。在提出的算法中,SIMD-BF模型结构处理器的通信方式发生变化,满足选通直达无需选路时间。改进型算法结果表明,W指数规律明显简单,可节省W的计算时间,可处理倒序输入的待变换序列。     

FFT算法的FPGA实现

在信号处理中,FFT占有很重要的位置,其运算时间影响整个系统的性能。传统的实现方法速度很慢,难以满足信号处理的实时性要求。针对这个问题,本文研究了基于FPGA芯片的FFT算法,把FFT算法对实时性的要求和FPGA芯片设计的灵活性结合起来,采用Alter公司的CycloneⅡ系列FPGA芯片EP2C35F672C8,用VHDL语言编程,最后分别使用Quartus Ⅱ和Matlab软件开发工具验证实现。     

基于FFT的多普勒频偏估计算法研究

首先介绍了一种基于FFT的多普勒频偏估计算法,该算法可以在低信噪比下检测出载波多普勒频偏的绝对值大小和正负方向,然后定量分析了时域信号经过FFT变换到频域后信噪比有大幅的提升,且FFT分析的点数和栅栏效应都会影响信噪比的增益和检测概率。理论分析和仿真结果表明,该算法可以有效地降低时域的信噪比阈值,当信噪比大于某一阈值时,其估计精度与输入信号信噪比无关。     

一种改进的滑动窗FFT递推算法

在信号谱线分析中,经常用到滑动窗的FFT计算,由于传统的FFT在N值较大和滑动步进较小时,计算量较大,在实时通信系统中难以实现,本文提出一种连续滑动窗的递推FFT算法,该算法充分利用了前窗的计算结果并将输入序列转换为一个输入端仅有少数非零点的特殊序列,不仅降低了计算量,而且提高了使用的灵活性和实时性。     

基于CORDIC算法的高速可配置FFT的FPGA实现

论述了一种用于星载合成孔径雷达(SAR)星上数据实时自主处理系统中的高性能FFT的FPGA实现.采用CORDIC算法实现复数乘法,降低了系统的复杂性,提高了运算速度,并提出一种新型便捷的旋转因子产生方法,无需额外的ROM资源.采用块浮点的数据类型,有效避免了大点数FFT的溢出问题.运算点数可配置,能够实现64～32k点,实部、虚部均为16bit数据的FFT运算.整体设计采用16点并行流水结构,提出了适用于16通道并行读写的无冲突地址产生方法.最高工作频率可达118.89MHz,100MHz频率下,1024点FFT的计算时间仅为4.48μs,完全满足高速实时的运算要求.     

基于FPGA的高速流水线FFT算法实现

提出了在FPGA（现场可编程门阵列）上实现1024点基4-FFT（快速傅里叶变换）算法的设计方案。方案对FFT算法的核心单元即蝶形运算单元的结构进行了分析和优化,用一个复乘器通过时序控制实现了和3个复乘器同样的效率,而且对整个算法的流程采用了流水线式的工作控制方式,不仅节省了FFT在FPGA上实现时占用的硬件资源,并且极大地提高了算法的运算效率。最后给出了仿真实验结果,并同MATLAB的FFT运算结果进行了对比。结果显示,在100MHz时钟条件下,本方案完成1024点的基4．FFT运算仅需51．28μs,完全满足高速FFT运算的实时性要求。