多功能静电放电时间常数测试仪的研制

介绍了本课题组研制的多功有静电放时间常数测试仪的结构及工作原理，并对其测试效果作了分析讨论。     

基于集中抄表的静电放电问题的分析与应用

按照中华人民共和国电力行业标准（DL-0505—2012）,耦合放电应通过8 kV的静电放电测试. 本文围绕集中抄表在进行8 kV合放电测试中,集中抄表屏幕直接黑屏这一问题,详细分析了问题的成因,并提出具体解决方案,最终验证方案可行.     

利用罗果夫斯基线圈测量静电放电电流

分析了测量静电放电电流时Rogowski Coil的工作原理，并给出了其结构和电气参数的估算方法。通过试验验证了Rogowski Coil测量静电放电电流的可行性。同时还提出了利用屏蔽盒来避免外磁场对测量线圈干扰的方法，并对屏蔽盒设计的关键问题作了进一步的探讨。     

一种静电问题处理方法分析与应用

该文围绕一款立式医用盆腔医疗仪在电磁兼容测试的静电放电项目中出现的三个问题,从静电放电机理及等效模型入手,详细分析了问题的成因,根据上述原因提供了金属杆接地处理、电磁场屏蔽保护、电源的TVS防护等三个整改措施,并详细解释了各措施的静电抑制原理,最终通过测试验证方案可行.     

安防系统静电干扰的研究

在电磁兼容测试中,许多受试设备难以通过静电干扰抗扰度测试,不能正常使用。该文重点阐述了安防系统产生静电干扰的起因以及带来的危害,并进行了静电放电试验,针对静电放电的干扰和防护机理,分别从电源和系统前端进行了抗静电干扰改进,大大减轻了静电干扰的影响。     

人体静电放电对煤矿瓦斯爆炸的影响

分析了瓦斯爆炸的条件和原因,并重点分析了人体静电放电尤其是人体动态静电放电对瓦斯爆炸的影响.     

多功能静电放电时间常数测试仪的研制

介绍了本课题组研制的多功能静电放电时间常数测试仪的结构及工作原理，并对其测试效果作了分析讨论     

一种宽带静电放电电场测试仪器的设计

主要讨论了一种宽带静电电场测试仪器的设计,从宽带场接收电小天线、输入等效电路传输特性、宽带阻抗变换配适电路和驱动电路以及测试信号的光纤传输方面,论证了设计方案的可行性.     

带电绝缘体静电放电能量测试实验技术研究

提出了一种新的测试带电绝缘体静电放电能量大小的实验技术．利用这种实验技术分析放电极接近速度、相对湿度等因素对带电绝缘体静电放电能量大小的影响,为今后工业生产中预防发生带电绝缘体静电放电损毁、引燃事故提供依据．     

静电放电时间常数测试仪感应探测的原理与设计

对纺织品静电放电时间常数的物理探测模型进行了分析和计算，根据计算结果选配了合适的砂电路，完成了“静电放电时间常数仪”的感应探头设计。     

90nm CMOS工艺下电压触发的ESD检测电路

提出两种90nm 1VCMOS工艺下电压触发的静电放电检测电路.电压触发的静电检测电路避免了纳米级工艺中的MOS电容栅极漏电问题.该检测电路包含一个反馈回路,提高了检测电路的触发效率,同时增加了反馈关断机制,在芯片工作时检测电路由于某些特殊因素误触发后,仍然可以自行关断,而不会进入闩锁状态.在3V静电放电仿真时,该电路能产生28mA触发电流,以开启箝位器件来泄放静电电荷.在25℃正常电压下工作时,漏电流仅为42(45)nA.仿真结果表明,该检测电路可成功用于纳米级CMOS工艺的集成电路静电保护.     

CMOS工艺中栅耦合ESD保护电路

为了克服大尺寸静电放电损伤防护元件存在的不均匀导通情况,提出了一种改进的静电放电损伤保护电路方案．该方案利用栅漏交叠区的结扩散电容作为耦合元件,电容耦合作用使大尺寸元件在静电放电损伤事件发生时能够均匀导通,从而有效提高静电放电损伤保护电路的抗静电能力．     

大功率高稳定直流高压发生器的研制

采用高频逆变的方法设计了整个直流高压电源,详细说明了直流高压电源中的整流电路、逆变电路、倍压电路的设计过程,并采用PSPICE软件对设计的电路进行了仿真分析.     

电子设备静电放电抗扰度性能优化研究

静电放电(ESD)抗扰度性能已成为衡量电子产品性能的一项重要指标.针对某一型号的称重控制器提出了一种用于提高该被测设备静电放电抗扰度性能的新方法.针对称重控制器的结构,分析其因不良的架构导致静电放电的原因,通过铜带线改良其连接,使其成为一个紧密整体,并分别对于液晶显示部分和内壳结构进行改进.实验结果表明被测物体可顺利通...     

Computer Controlled High Precise, High Voltage Pules Generator

High precise, high voltage pulse generator made up of high-power IGBT and pulse transformers controlled by a computer are described. A simple main circuit topology employed in this pulse generator can reduce the cost meanwhile it still meets special requirements for pulsed electric fields (PEFs) in food process. The pulse generator utilizes a complex programmable logic device (CPLD) to generate trigger signals. Pulse-frequency, pulse-width and pulse-number are controlled via RS232 bus by a computer. The high voltage pulse generator well suits to the application for fluid food non-thermal effect in pulsed electric fields, for it can increase and decrease by the step length 1.     

利用MATLAB计算冲击电压发生器的参数

分析了冲击电压发生器二次回路在任意波形下的参数选择法 ,提出了一种采用MATLAB的数学计算功能进行冲击电压发生器在任意波形参数下的参数计算方法。并以 1 2 /5 0 μs标准波 (按试验要求 0 3Um～ 0 9Um直线为视在波头的标准波 )下的二次放电回路为例 ,进行了理论分析与计算     

3.3V CMOS工艺下5V电源轨的ESD箝位电路

基于传统栅极接地NMOS静电放电电源箝位结构,针对5V供电情况,通过电平移位及低漏电流续流措施,实现了3.3V CMOS集成电路工艺条件下5V电源轨的新型静电放电箝位电路,避免了高压工艺造成的成本增加．该电路采用分级驱动及分级泄放措施,降低了正常工作时电源箝位电路的漏电流．采用中芯国际0.18μm CMOS集成电路工艺库模型,仿真验证了电路的正确性; 流片结果通过了人体模型±4000V测试,该电路可成功用于5V电源轨静电放电保护．     

高压陡前沿脉冲发生器的研究

介绍了一种基于IGBT串联技术的频率可调高压陡前沿脉冲发生器,并从IGBT的同步驱动、均压保护等技术方面考虑,对该发生器的可靠性进行了具体分析.实验结果表明该装置可产生电压幅值±5 kV、脉冲前沿100ns、重复频率1～10kHz的高压脉冲.