基于89C55和FPGA的频率特性测试仪

为了能够直接显示待测网络的幅频相频特性,设计了一个以89C55和FPGA构成的最小系统为控制核心的频率特性测试仪。系统基于DDS（直接数字频率合成）原理和多周期同步计数相位测量法,由信号发生器,被测双T网络,真有效值检波,相位检测,LCD显示及幅频特性曲线显示等部分构成。其中,信号发生和相位检测在FPGA内部实现。用户可通过按键输入需求,频率特性曲线实时显示于示波器上。整个系统性能稳定,界面友好,操作简单,实现了数字化频率特性分析。     

基于单片机和FPGA的频率特性测试仪

介绍基于89S51单片机和FPGA的频率特性测试仪的设计。该系统设计利用DDS原理由FPGA经D/A转换产生扫频信号,再经待测网络实现峰值检测和相位检测,从而完成了待测网络幅频和相频特性曲线的测量和显示。经过调试,示波器显示待测网络频率范围100 Hz～100 kHz的幅频和相频特性曲线,该系统工作稳定,操作方便。     

基于单片机和FPGA的频率特性测试仪

介绍基于89S51单片机和FPGA的频率特性测试仪的设计.该系统设计利用DDS原理由FPGA经D/A转换产生扫频信号,再经待测网络实现峰值检测和相位检测,从而完成了待测网络幅频和相频特性曲线的测量和显示.经过调试,示波器显示待测网络频率范围100 Hz~100 kHz的幅频和相频特性曲线,该系统工作稳定,操作方便.     

基于DDS模块的简易数字频率特性测试仪设计

本文基于DDS技术设计了一套简易数字频率特性测试仪.本系统由DDS模块、单片机、液晶显示屏、键盘、模数转换电路和信号调理电路组成.单片机控制DDS模块产生特定频率的正弦信号,经信号调理电路缓冲、放大后送入被测网络,再经采样保持电路调理后送人ADC采样,最终经单片机处理数据后在液晶屏上显示特性曲线并给出特征信息.经实物测试,本系统设计有人机交互友好、频率测试范围广、硬件易实现等特点,具有较高的应用价值.     

基于SOPC的DDS信号源的实现

本文介绍了直接数字频率合成(DDS)的工作原理以及基于可编程片上系统(SOPC)实现DDS信号源。设计的DDS信号源以Cyclone器件为核心,用嵌入在FPGA中的N ios软核CPU作为控制来实现频率、相位和幅度的数字预制和步进,利用FPGA的RAM位放置正弦查找表,同时利用FPGA的逻辑单元实现相位累加等其它数字逻辑功能。实现了两路相位完全正交的DDS信号源。     

简易频率特性测试仪

本系统设计的频率特性测试仪是以EP3C10E144C8作为数据处理及控制核心,由正交信号源、被测双端口网络、检波电路、检相电路及显示等模块组成。其中,正交信号发生电路采用DDS技术模块实现,其他模块均由分立模拟器件搭建。本系统的硬件设计包括ADC模数转换电路设计、低通滤波器设计、电压比较器、有效值检波器等模块组成,软件设计采用模块化编程方法和基于FPGA的DDS技术设计来实现,该系统可以在输出1MHz~40MHz频率的扫频范围,而且对被测网络进行频率特性测量,并把测得的幅频特性以及相频特性数据显示在示波器上。电压放大倍数测量的误差不大于±5%,相移测量误差不大于1°。     

频率相位可调的信号源设计

提出了一种直接基于DDS芯片AD9851的信号源的设计方法.介绍了DDS模块的设计,并给出了DDS与FPGA接口电路、DDS信号互补输出电路、DDS七阶低通椭圆滤波电路、DDS信号缓冲放大电路、DDS晶振电路.通过FPGA控制DDS并直接向DDS发送频率控制字,产生常见的正弦波、方波,并实现了频率与相位可调.     

基于FPGA的DDS设计及实现

针对DDS频率转换时间短,分辨率高等优点,提出了基于FPGA芯片设计DDS系统的方案。该方案利用Altera公司的QuartusⅡ开发软件,完成DDS核心部分即相位累加器和ROM查找表的设计,可得到相位连续、频率可变的信号,并通过单片机配置FPGA的E^2 PROM完成对DDS硬件的下栽,最后完成每个模块与系统的时序仿真。经过电路设计和模块仿真,验证了设计的正确性。由于FPGA的可编程性,使得修改和优化DDS的功能非常快捷。     

以FPGA为核心的数字移相式信号发生器

本系统以单片机和FPGA为核心,单片机实现频率、相位的预置和步进,并完成正弦信号的频率和相位差显示;FPGA采用直接数字频率合成(DDS)技术产生两路有相移差的正弦波信号,有效地扩展了输出波形的频率范围并实现了输出两路高精度相位差的正弦信号。     

基于FPGA和DDS技术的正弦信号发生器设计

该系统由FPGA、单片机控制模块、键盘、LED显示组成,采用直接数字频率合成（DDS）,D/A以及实时计算波形值等技术,设计出具有频率设置功能,频率步进为100 Hz,频率范围为1 kHz-10 MHz之间正弦信号发生器。该系统的频率范围宽,步进小,频率精度较高。     

基于SOPC的DDS信号发生器设计

直接数字频率合成技术是一种新型的信号产生方法,是现代信号源的发展方向。该系统由FPGA控制模块、键盘、LED显示组成,结合DDS的结构和原理,采用SOPC和DDS技术,设计出具有频率设置功能的多波形信号发生器。以Altera公司的CycloneⅡ的核心器件EP2C35为例,NIOSⅡCPU通过读取按键的值,实现任意步进、不同波形的输出显示功能。     

基于DDS的同步相位信号源的设计

针对重离子加速器(HIRFL)的低电平相幅稳定系统,设计了以同步置位直接数字频率合成器(DDS)技术为基础的同步相位信号源作为系统的不同频、严相位的基准信号源。以FPGA芯片为核心,采用VHDL语言设计各功能模块,简化了设计过程,便于升级。经过电路设计、模块仿真和现场测试,验证了设计的正确性。测试结果表明:该系统具有可靠性高、精度高、稳定度高、频率范围宽、便于控制等优点。     

基于FPGA的FM信号发生器设计与实现

摘要：为提高FM信号发生器的频率准确度和稳定度,并使其相关技术参数可调,设计了一种基于FPGA和直接数字频率合成（DDS）技术的产生方法。系统以labwindows/cvi为上位机开发环境,实现FM信号调制参数的可调,并通过PCIE接口将上位机设置的FM信号控制字和波形数据传给FPGA,FPGA内部通过控制DDS核来实现FM信号的产生。测试结果表明,FM信号的频率精度高且稳定性好,最高输出载波频率达40MHz,幅度精度能达到5mV。该FM信号发生器在软件无线电、雷达目标特征识别和雷达距离探测等领域具有很高的应用价值和广阔的应用空间。     

基于直接数字频率合成的可编程遥测信号源

针对传统的遥测信号源缺乏灵活可配置性、通用性差的问题,提出采用FPGA和DDS技术为核心设计灵活可配置的可编程遥测信号源。该信号源的硬件电路主要由低成本FPGA芯片和DDS芯片组成,采用Verilog语言进行编程,使FPGA控制核心输出不同的相位、频率、波形等控制字信息给DDS芯片,经DDS芯片后输出所需波形。仿真表明,该信号源能够输出频率范围在0～12.5MHz的频率、相位可调的正弦波、三角波、方波等波形信号,具有一定的通用性。     

采用低端FPGA实现直接数字频率合成的优化设计

当前大多数DDS实现方案要满足工程要求,成本和复杂度都很高。为此,提出一种基于 相位合成利用低端FPGA实现DDS的优化设计方案,介绍了其硬件和软件实现。 实测结果表明,所设计的DDS功耗低,输出信号频率稳定度高,频率转换速度快,输出频 点灵活,任意设置信号波形效果好,能普遍应用于通信调制、仪表检测、信号发生中。     

基于单片机和FPGA的频率特性测试仪的设计

该系统基于扫频外差基本原理,以单片机和FPGA构成的最小系统为控制核心.可在任意指定频段内测量被测网络的幅频和相频特性并显示相应曲线.系统分DDS扫频信号源、被测网络、幅度和相位检测、控制模块及幅频、相频特性曲线显示等部分,在100 Hz～100 kHz范围内可自动步进测量被测网络的幅频特性和相频特性并自动设置频段范围,观察不同频段内网络的幅频特性和相频特性,并在示渡器上同时显示幅频曲线和相频曲线.