多层硅外延中自掺杂现象研究

探讨了多层硅外延中的自掺杂现象，研究了自掺杂的产生机理，分析了工艺条件对自掺杂的影响，提出了减小自掺杂的几种方法。     

硅外延中自掺杂效应

本文综述最近的一些自掺杂研究,这些研究有助於定量地了解自掺杂现象。特别强调与集成电路制造有关的埋层方面的研究。本文还介绍与自掺杂原因、流量影响、硅烷和 SiCl_4淀积间自掺杂的差别和 HCl 汽相腐蚀对自掺杂影响有关的新资料。目的在于提出一个能解释各种自掺杂效应的理论体制。     

外延淀积过程中的自掺杂抑制

外延层杂质浓度是影响器件电学性能的重要参数。文章对外延淀积过程中自掺杂的产生过程进行了分析，提出了在外延淀积过程中可以通过改变气流、温度及采用背封技术、二步外延等方法来解决外延自掺杂，从而改善器件的特性参数。     

硅CVD外延自掺杂效应的分析研究

本文首先对自掺杂机理进行了分析。并采用反向补偿原理,吸附-解吸、滞流层静态-动态转换等,对工艺进行优化,在通常条件下有效地控制了自掺杂。     

SOS膜的铝自掺杂剖面

用SIMS技术对表面覆盖金的SOS片进行了铝自掺杂剖面研究.结果表明,不同工艺对SOS膜的铝自掺杂剖面曲线影响很大.背面封闭的SOS片的铝自掺杂剖面曲线十分陡削,过渡层厚度为450-750A;背面不封闭的SOS片的铝自掺杂剖面曲线不陡削,过渡层厚度为1200-1800A.同时,在过渡层以外背面不封闭的 SOS片中的铝杂质含量比背面封闭的 SOS片高很多.讨论了自掺杂形成的原因并对上述实验结果提出了解释.     

减小硅外延自掺杂影响的改进的二步外延法

叙述了一种减小硅外延自掺杂影响的改进的二步外延法：减压－常压二步法。采用该方法所生长的外延层，其过渡区明显小于常规二步法的结果，和单纯减压方法所得的结果相当，外延层晶格质量明显优于单纯减压外延的结果。     

TiO2纳米管阵列的电化学自掺杂及电容特性北大核心

阳极氧化钛箔合成高度有序的TiO2纳米管阵列。通过电化学自掺杂的方法对原始TiO2纳米管阵列电极进行改性,研究了不同掺杂条件对TiO2纳米管阵列电极电化学性能的影响,探索了电化学自掺杂的最佳实验参数。实验结果表明：电化学未掺杂的原始TiO2纳米管阵列电极表现出的最大比电容仅为1.55 mF·cm^-2,在25℃下0.5 mol/L的Na2SO4溶液中,施加5 V电压掺杂30 s后,TiO2纳米管阵列电极导电性显著增强,比电容可达到22.17 mF·cm^-2,是原始TiO2纳米管阵列电极比电容的14.3倍,电化学自掺杂显著提高了TiO2纳米管的导电性及电容性能。同时,电化学自掺杂不会损坏或改变TiO2纳米管的形貌和晶体结构。     

硅外延层中的杂质

主掺杂质、固态外扩散杂质、气相自掺杂质、系统自掺杂质和金属杂质等五类杂质源是外延层中的常见杂质。主掺杂质决定外延层的电阻率。固态外扩散、气相自掺杂和系统自掺杂影响衬底界面附近的外延层杂质浓度的深度分布。金属杂质在外延层中对器件有害。本文系统地介绍了掺杂源的掺杂过程也给出了控制的方法。     

克服铝自掺杂工艺的新进展

克服铝自掺杂的高温处理新工艺与背封工艺一样,能起到抑制铝自掺杂的作用。该工艺已在实践中取得应用。     

对通隔离中硼自掺杂的影响

一、引言在双极型集成电路生产中,为了提高电路速度,采用了薄层外延,对通隔离和浅结扩散工艺。对通隔离的下隔离是作在外延之前的,因此在外延生长过程中有硼的自掺杂问题。在生产实践中发现,如果对硼的自掺杂不加以控制,将产生两种不良后果:外延层电阻率难以控制;自掺杂严重时电路低电平上升,电路速度下降,甚至不合格。本文探讨造成这些不良     

重掺砷衬底外延工艺研究

在重掺砷（As）衬底上生长外延层一直是外延工艺难点。外延工艺过程中由于衬底的掺杂浓度与外延层的掺杂浓度相差很大,自掺杂与固态外扩散现象严重,使得外延过渡区变宽,工艺很难控制。在确保外延层晶格结构完整、表面质量完美的前提下,适当增加外延生长速率、降低外延生长温度可减小自掺杂与固态外扩散的影响。结合多晶硅背封法、二步外延法等对工艺过程进行优化,可有效抑制自掺杂现象从而提高外延片的质量。     

重掺衬底硅外延层杂质来源及控制方法分析

从重掺衬底硅单晶片上生长外延层的杂质来源入手,通过分析不同杂质源的控制方法,来更好地控制外延层的电阻率径向分布均匀性。对于电阻率径向均匀性要求非常高的外延片来讲,仅靠控制主掺杂质源是无法实现的,必须要采取措施对自掺杂质进行控制。因此提出了多种抑制自掺杂质的方法,包括优选衬底、气相抛光、衬底背封、二步外延、减压外延等。     

采用微分电导法（R□）评估POLY／SIS／Si界面状况

提出一种采用微分电导法（R□）分别检测实验样品和陪测样品的R□，同时引入α和αn因子分别评估自掺杂多晶硅生长前Si表面清洗状况（SIS层厚度）和自掺杂多晶硅生长后退火或后续高温多晶硅杂质载流子退火特性以及杂质在POLY／SIS／Si界面流动情况。通过实际检测发现这种方法可以定性判断SIS厚薄和了解自杂多晶硅生长后退火或后续高温多晶硅杂质载流子退火特性以及可以半定量估算出自掺杂多晶硅杂质流向N^-层或N^ 层流向自掺杂多晶硅层的杂质总量。     

硅外延中的自掺杂

本文分析了衬底杂质的蒸发—吸附—扩散—并入过程,着重分析了滞流层中杂质的分布形式,从而导出了自掺杂分布的一种表达形式。由此可以解释自掺杂效应与衬底和工艺条件等因素的关系。某些研究结果可以看成是本文结果在不同情况下的近似。     

锑隐埋层对双极IC制作的干扰及其工艺抑制

本文首先通过不同工艺规范下锑隐埋层对隔离结、纵向PNP与NPN管特性及制作成品率影响的实验观察证明在双极IC制作中存在锑隐埋层显著的非均匀远距离的自掺杂干扰作用;最后由隐埋层非均匀远距掺杂的作用机理说明要在确保低隐埋层薄层电阻下抑制其自掺杂作用的两条基本途经是降低锑隐埋层掺杂的表面浓度和提高外延生长前赶气排杂的效能,并通过实验进行初步的验证。     

一种变温变掺杂流量的埋层外延生长方法

在已经制作有埋层的衬底上生长外延层,为了控制图形畸变和漂移而选取了较高的工艺温度,导致了严重的自掺杂。通过对比实验探讨了常用的双层外延工艺和变温变掺杂流量工艺对于抑制自掺杂的效果。在一定的埋层掺杂浓度范围内,需要采用变温变掺杂流量工艺,才能使外延层纵向载流子浓度分布(SRP)满足器件要求。     

减小硅外延自掺杂的一种新方法

本文提出了一种新的减小硅外延自掺杂影响的二步外延方法，采用该方法，在均匀的重掺As衬底上，用SiCl4源外延，以10614-10^18/cm3浓度计算，获得了≤0．54um的过渡区宽度。     

2μm高速双极工艺的研究

本文报导了２μｍ高性能单层多晶硅双极器件及工艺。为了改善器件性能，对基础工艺的改进和完善作了试验，如减少外延自掺杂及缺陷；改善ＥＣ漏电；降低发射极串联电阻等。并列出了典型的工艺参数及器件参数。用本工艺得到环振门延迟为２５０～５００ｐｓ，有的可达２００ｐｓ。     

p型硅外延层电阻率的控制

计算表明，ｐ型硅外延层的电阻率对其生长速度和生长温度的变化都是十分敏感的。为了保证ｐ型硅外延片的电阻率具有良好的可控性和重现性，除了充分抑制重掺硼衬底的自掺杂作用外，还需十分严格地控制硅外延片的生长温度和速度。     

在蓝宝石上低温外延硅

<正> 一、引 言 近年来,围绕着如何提高蓝宝石上的硅外延薄膜(SOS)的质量和降低其成本这两个主要目标,在成膜工艺和方法上,各国科技工作者都进行了大量的探索和研究,并且取得了一定的成就.影响蓝宝石上的外延硅薄膜结构和电学性质的重要因素之一是Al_2O_3衬底的自掺杂作用.而这种自掺杂无论是在外延的工艺过程中还是在随后的器件工艺中,都是有害的,并且随着温度的升高而加剧,因此,SOS的低温工艺是当前研究课题之