基于龙芯2C的嵌入式PC104 Plus处理器模块

介绍了基于国产芯片的嵌入式PC104 Plus处理器模块硬件系统的设计及实现。该模块以龙芯2C CPU为核心，符合PC104 Plus总线规范，针对系统中的BIOS设计，系统复位逻辑设计以及内存布线拓扑等关键技术给出了相应的解决方法。基于该方案的处理器模块已经研制成功，能够稳定地运行嵌入式Linux 操作系统，并可靠地应用于一航空视频记录仪中。     

一种基于FPGA的CPU设计

基于现场可编程（FPGA）技术和硬件描述语言VHDL的设计和综合,通过自顶向下的设计方法和模块化设计思想,在OuartusⅡ环境下能定制、仿真、下载验证和实现CPU功能。通过VHDL语言定制了运算器ALU模块和调用宏模块定制了RAM模块,介绍了基于FPGA的CPU设计方法,并通过初始化程序进行验证,实现了基于FPGA的CPU功能,表明基于FPGA技术在设计CPU核和大规模集成电路设计方面可根据实际情况定制,具有灵活性、可靠性和可扩展性。     

基于FPGA的五级流水线CPU

基于FPGA平台设计并实现了一种五级流水线CPU.它参考MIPS机将指令的执行过程进行抽象,把指令分成取值、译码、执行、访存、写回五级流水处理.首先设计系统级的结构,决定CPU的结构和指令系统.其次对整体结构进行分解,确定模块与模块之间的信号连接,采用VHDL实现CPU.最后通过Debug-controller调试软件对五级流水线CPU进行调试.结果表明了所设计的流水线CPU的有效性.     

基于龙芯PC104 Plus模块的机载视频记录系统

以国产CPU龙芯2号为核心设计符合PC104 PLUS标准的处理器模块,并以此为基础构建机载视频记录系统。在阐述整个系统基本原理的基础上,介绍了龙芯2号PC104 PLUS处理器模块的设计、视频压缩系统的实现及上层软件的开发。     

BCH编译码器的FPGA设计及SoPC验证

针对NAND Flash应用,完成了并行化BCH编译码器硬件设计。采用寄存器传输级硬件描述语言,利用LFSR电路、计算伴随式、求解关键方程、Chien搜索算法等技术方法完成了BCH编译码算法在FPGA上的硬件实现。相比于传统串行实现方案,采用并行化实现提高了编译码器的速度。搭建了基于SoPC技术的嵌入式验证平台,在Nios处理器的控制下能快速高效地完成对BCH编译码算法的验证,具有测试环境可配置、测试向量覆盖率高、测试流程智能化的特点。     

基于群体智能的自主机器人设计

该文结合群体智能对研究平台的需求,介绍了自主式机器人的设计和实现。机器人的整体结构由主控板和功能板组成,主控板是机器人的控制中心,主要是CPU及其外围电路,以及一些调试用LED灯和按键。功能板是主控板控制信号的执行者,主要包括电源模块、红外测距、电机及驱动和串口等功能块。主控板通过两个接口与功能板相连接。该设计既可以作为一款通用性机器人进行推广应用,在批量生产运用的过程中不需要做较大规模的修改,也可以作为实验室研究的硬件平台。     

龙芯2E嵌入式处理器模块设计

介绍了一款嵌入式处理器模块的设计,该模块采用龙芯2号增强型处理器,并针对嵌入式应用特点自行设计了北桥。模块体积为100 mm×66 mm,板载FLASH和DDR内存,可独立引导系统内核工作,利用串口作为系统终端。实际使用可作为嵌入式系统子卡使用,板载了32位PCI总线接口和32位LOCAL BUS接口,用户可根据实际需求来进行系统功能扩展和二次开发。介绍了该模块设计中的关键技术以及系统扩展方法。     

一种新型二乘二取二安全计算机系统

设计一种用于轨道交通系统的二乘二取二安全计算机系统,包括I/O模块、CPU模块和切换模块。在I/O模块中,利用动态电路实现数据安全输入及输出。在CPU模块中,提出一种基于以太网通信的同步表决方案。在切换模块中,通过输出回路控制实现主备之间的无缝切换。测试结果表明,该系统能够满足轨道交通系统对安全计算机平台的可靠性和安全性要求。     

基于龙芯2E的AMC处理器模块设计

介绍基于国产通用处理器的嵌入式高级夹层卡（AMC）处理器模块的设计和实现。该模块以龙芯2ECPU为核心,板卡设计符合AMC规范,可以直接应用于符合新型先进电信计算构架规范的计算机系统。模块配有适用于嵌入式系统互联的串行RapidIO接口,可以提供充足的有效带宽用于数据通信和系统配置。给出模块的芯片组设计和软件配置。     

导弹信息处理系统硬件模块化设计方法研究

分析了导弹信息处理系统的CPU模块、输入和输出模块的设计,通过该设计方式可以有效地提高导弹信息处理系统的信息交换速度,从而优化了硬件模块化设计技术的优势。     

基于PC104结构的龙芯1A嵌入式控制模块设计

PC104是一种工业计算机总线标准,PC104与国产化CPU(中央处理器)结合实现PC104嵌入式控制模块是一种新的应用需求.针对这种需求对PC104结构以及国产的“龙芯”1A芯片进行研究,从原理上结合二者特点,再利用高密度布局布线方式设计完成了基于PC104的国产嵌入式控制模块.对模块的功能和性能分别进行测试分析可得,模块化方式的嵌入式控制系统和普通嵌入式控制系统在性能和功能上表现一致,更有便于拓展外设功能的优点,而且可直接用于具有抗震加固特性的机箱,比较适用于未来的工业以及军事应用.     

智能吸尘器控制系统软件设计

根据智能吸尘器实时探测未知环境的要求,设计了基于陀螺仪、超声波传感器、接近开关传感器以及由DSP和MCU组成的双CPU控制系统软件.论述了智能吸尘器控制系统的程序设计思想及实现技术,完成了机器人吸尘器设计中的步进电机和吸尘电机控制模块、行走模块、躲避障碍物模块、主从控制模块、车体定位及姿态调整模块的划分和实现.调试结果表明,程序满足设计要求,可直接用于机器人吸尘器的控制系统.     

具备HART主站功能的模拟量采集模块设计

设计基于CPU+FPGA架构的具备快速HART主站功能的多通道模拟量采集模块;采集模块的CPU与FPGA通过PCIe总线通信;FPGA通过隔离的SPI总线控制8路模拟量采集通道,并与两路协议转换芯片通信;单个协议转换芯片实现一路SPI与四路UART的转换,与四路HART MODEM通过UART接口通信;HART信号通道与模拟量采集通道一一对应,HART信号通过耦合模块与模拟量信号在滤波模块和保护电路之间叠加;模拟量输入信号,经过通道保护电路和滤波模块后到达模拟量转换模块,进行模数转换;通过使用FPGA和协议转换芯片,实现了8个模拟量采集通道的并行采集处理,实现了HART通道串行通信的并行工作;在CPU中运行两个独立线程,各自负责一片协议转换芯片下的四路HART通信,四路HART通信以循环发送和循环接收的方式工作;并行工作的方式提高了模拟量采集的速率,减少了HART通信的等待时间,提高了HART通信的效率;模块通道之间相互隔离,降低了通道间故障相互影响的概率,提高了模块的可靠性;模块支持4~20mA电流信号和±5V、±10V电压信号采集,采集精度0.1%,电流采样电阻250欧姆,通道间隔离电压可达1000VDC。     

基于DVS技术的性能感知反馈调度算法

传统DVS算法在能量管理方面没有考虑实际系统性能的需求,这在一定意义上限制了其节能效果．针对这一问题,提出一种基于DVS技术的性能感知反馈调度算法．在反馈调度器中,分别采用DVS技术和模糊控制技术设计CPU电压调节模块和控制任务周期调节模块,实现对系统CPU速率和控制任务采样周期的动态调节．通过与基于固定采样周期的DVS反馈调度算法进行对比,结果表明该算法在保证系统控制性能的同时进一步降低了系统能耗．     

低功耗CPU卡智能预付费水表的总体设计

CPU卡以其良好的安全性和规范性被日益广泛的应用于各种嵌人式系统中，本文介绍了用16位超低功耗单片机MSP430F413来开发CPU卡智能水表模块，分析了其硬件及软件的总体设计。     

基于DSP的脱机远程视频监控终端

介绍一个基于DSP的脱机远程视频监控终端的设计和实现，该系统采用CPLD完成图像采集的控制逻辑，以ADSP-21535为中央处理器完成图像MPEG4编码、编码数据网络传输平和本地存储。介绍监控终端的系统结构与流程，以及图像采集模块和网络接口模块的软硬件设计与实现，给出了系统的性能指标。     

一种便携式定位机的设计开发

随着GPS和GSM技术的发展,很多公司都在研究将相关技术结合,应用到人们的日常生活当中。利用DALLAS公司的DS80C320作为主控芯片（CPU）,采用Ublox公司的LEA-5SGPS模块以及WAVECOM的GSM/GPRS模块设计开发定位机,此便携式定位机,借助移动网络运营商后台的GIS系统,可以为用户提供准确的位置信息。     

基于嵌入式PC104总线的智能四串口通讯模块的设计

提出了一种利用嵌入式微处理器设计的智能四串口通讯模块.主、从CPU协调控制信息传输, 由从CPU负责串口的接收和发送,使主CPU的通讯任务占用很小的系统资源,并使用CPLD技术及高速串口集成芯片.说明该串口通讯扩展模块具有智能可编程、实时并行的特点,能够满足实际工业控制对象的的需求.     

JLX12864G-139液晶显示器的应用设计

介绍了7XDSP芯片TMS320F2812为CPU的有源电力滤波器中液晶模块JLX12864G－139的应用设计方法,详细说明了DSP芯片与液晶模块的硬件接口电路设计,通过分析液晶模块的读写时序,阐述了在TMS320F2812中用软件模拟时序的方法,实现了对液晶模块JLX12864G－139的控制。     

基于ISO/IEC 14443标准的CPU卡读卡器设计

CPU射频卡凭借其可靠的安全机制越来越受到重视,逐渐进入各个领域并发挥着不可或缺的作用。在研究ISO/IEC14443标准的基础上进行CPU卡读卡器的开发设计;并从理论上讨论了13.56MHz近耦合天线电路的简化设计,从软件上进行了ISO-7816指令测试,验证了射频模块访问CPU射频卡的操作流程,实现了CPU射频卡主目录的选取以及随机数的获取,完成了对1208M01CPU射频卡的读写操作。