全固态电视发射机末级功放故障检修一例

1故障现象 我部一台北广厂产6CH米波段全固态电视发射机,正常时功率表指示的发射数值在80左右,即处于满功率工作状态.某日,值班人员发现功率表的发射指示数值掉到了60左右.     

卫星地球站高功率放大器末级管的调测

在地球站的日常维护工作中，高功率放大器的维护工作是必不可少的，我区卫星地球站采用的高功率放大器是美国MCL公司的产品，工作在C波段，速调管放大带宽为45MHz。输出功率为3.35KW。是可调的12讯道速调管高功率放大器。其末级管采用的是THOMSON公司的TH2450速调管。1 速调管的工作原理五腔速调管放大器的放大物理过程是在第一腔输入高频电压，使电子束产生速度调制，经过第一间隙漂移腔形成群聚，电子束有了一定的密度调制，在穿过第二间隙时，它对第二腔的感应电流使间隙建立起高频电压，在这一电压的作用下，又使电子受到第二次…     

电视发射机末级输出电路的分析与调整

电视发射机末级输出电路的分析与调整陈庆琏（陕西铜川人民广播电台７２７０００）为了使鞍广ＧＳ－１／０．５Ｉｋｗ黑白电视发射机图像功放各级能放大彩色电视信号，我们做了大量改进工作。本文结合其影本级输出电路的调整，对电视发射机高末输出电感耦合双调谐电路进行...     

一种基于模块的调度策略

Cache的缺失严重影响着计算机系统的运行效率.现代构件化软件架构中模块化程度越来越高,操作系统中传统的调度策略忽视任务的模块特性,若模块具有特定的代码/数据访问集合,模块间不合理的任务调度会导致严重的Cache缺失.本文提出了一种基于模块的调度策略MBS,可以尽量连续调度同一模块中的任务,尤其适应于构件化的服务系统.分析与实验结果表明,MBS可以有效减少此类系统的Cache缺失,明显提高系统性能.     

一种基于流水化流应用的混合式高速缓存设计

针对多核流应用处理器中存在的缓存效率低下和一致性问题,提出了数据流应用的流水化分割处理方案,在此基础上提出了一种基于一级私有缓存和二级共有缓存的混合型缓存结构,并深入分析了该结构运行过程中的完整性和一致性问题.通过对常用的FIR、FFT等DSP算法的验证,该高速缓存结构以一定的面积开销将访问下级缓存的可能性降低30%左右,显著降低了流应用的运行时间.     

意大利10kV电视发射机末级灯丝电源的改造

1意大利10 kW发射机概况 河南广播电视发射台于1993年进口了一部意大利生产的10 kW单通道电视发射机,该机器的前级为全固态,末级采用一只大功率陶瓷四极管TH371,与TH18731谐振腔体共同组成末级功率放大器,将前级输出的300W视音频调制信号放大到10 kW输出给天线.     

俯仰减速器末级密封的改进设计

俯仰减速器的末级密封问题是影响减速器正常工作的一个重要因素。本文从工程实践的角度分析了几种末级密封的设计方法与特点，并提出了一种新的改进方法。     

短波射频功率放大器末级设计原理分析探讨

本文进行分析一种短波射频功率放大器末级设计方案,给相关的工作作出有价值的借鉴.     

全固态电视发射机末级场效应功放管的更换

场效应功放管在全固态发射机的射频功放中应用得越来越广泛。由于末级场效应功放管价格昂贵,当管子损坏需要更换时,对防静电的要求很高,一旦操作不当就会损坏管子,造成损失。本文作者通过自己在工作中的摸索和积累,总结出了一套更换末级场效应功放管的方法和操作步骤,以供同行参考。     

基于改进LRU替换策略的共享Cache划分

本文提出了一种基于改进的LRU替换策略划分最后一级共享Cache的算法,隔离了线程间的数据冲突,实现了改进的Cache替换策略,通过划分最后一级共享Cache也减少了访存延迟,提高了系统吞吐率.     

一种基于伪LRU的新型共享Cache划分机制

本文提出了一种基于伪LRU方法的新型共享Cache动态划分策略PLRU-SCP.本文提出的划分策略在分析电路中给出了基于二叉树的新型分析方法,在划分电路中使用了一种非遍历的划分算法.并提出了一种新型共享Cache结构.本文提出的新型划分策略比基于LRU方法的不划分共享Cache策略和效用最优的划分策略的性能分别提高了11.05%和8.66%.     

基于布隆过滤器的事务存储架构中的高速缓存

在基于硬件的事务存储多核处理器中,高速缓存具有暂存事务执行结果、检测事务间冲突以及当发生冲突时解决冲突的功能,是系统的核心模块.为了简化上述功能,研究并设计了一种基于布隆过滤器的高效缓存结构,提升了事务的执行效率,并且新增的硬件开销也比较小.     

CCSim：基于Pin的CMPCache访问模拟器

随着芯片集成制造工艺的日益发展,拥有多级Cache的片上多处理器(CMP)已成为桌面应用和高端计算的主流平台.为了优化程序在CMP下运行性能,文中以Pin工具软件为基础,提出并设计了一个面向CMP体系架构的多级Cache访问模拟器——CCSim.该模拟器不仅可以模拟同构CMP下传统方式的Cache访问,而且还可以对CMP中最后一级共享Cache的竞争访问以及非传统方式的Barcelona式Cache访问模式进行模拟分析.     

一种结合动态写策略的磁盘Cache替换算法

磁盘Cache是改善I/O性能的一种技术.通过分析Cache写策略和LRU、LFU替换算法对磁盘Cache性能的影响,引入一种动态写策略,改进替换算法,使基于频率的块替换算法FBR与动态写策略相结合.二者结合较好地应用于磁盘存取中,充分利用局部性规律,提高I/O性能,使磁盘在多种工作环境和不同Cache大小下的性能更优.     

A survey on attack vectors in stack cache memory

Over past few decades, various ways have been conducted through side channel attacks to steal information for a computer system. Unlike conventional hardware-based methods, i.e. power-based side channel, side channel on micro-architecture does not require any physical access to the devices under interest. Instead, only compromised programs need to be co-located on the same machine as the victim. For some other scenarios, malicious users can form side channel information leveraging the timing of program execution. In this survey, we are presenting a comprehensive taxonomy of attack vectors in stack cache memory modules, which mostly are the points of attack by side channel. Due to the significance of side channel attacks, the challenges and overheads of these attack vectors are described through the course of this study. We discuss what side channel attacks are, how they are used, and how they can be prevented through the use of obfuscation techniques. To accomplish this, we introduce the findings of a number of relevant works. These include successful attacks on systems using novel variations of side channel attacks and preventative measures against the attacks.     

预防缓存中毒的DNS报文校验方案

域名系统安全是互联网技术的热点之一。近一段时期,由DNS缓存中毒引起的安全案例时有发生,严重影响了互联网的安全性和可靠性。深入分析了缓存中毒的实现机理,提出了一套面向局域网的DNS报文合法性校验方案。新方案中所设计的逆向校验算法,在不必修改DNS协议的前提下,增强了对DNS报文合法性的鉴别能力,改变了底层局域网络只能依靠上层服务器可靠性来预防缓存中毒攻击的被动局面。     

一种通用DSP单端口指令Cache设计

在一款采用改进HARVARD总线结构的通用DSP中，通过设置一个小型指令CACHE来缓解流水线上的资源冲突。它采用两路组相连结构，仅在流水线上发生资源冲突时才会被访问。出于减小CACHE的面积和功耗考虑，该CACHE采用了单地址端口的设计，也就意味着在同一时钟周期内，CACHE只能完成一次读或写的操作。当读写请求同时发生的时候，必须采用一定的优先策略。本文结合DSP的结构特点，对一些优先策略进行了分析．最后对比了各种策略所付出的代价以及在一些benchmark下的性能．从结果可以看出，通过采取某些策略．诙单端口指令CACHE可以获得与双端口CACHE几乎相同的命中率．     

Program Cache Busy Time Control Method for Reducing Peak Current Consumption of NAND Flash Memory in SSD Applications

In current NAND flash design, one of the most challenging issues is reducing peak current consumption (peak ICC), as it leads to peak power drop, which can cause malfunctions in NAND flash memory. This paper presents an efficient approach for reducing the peak ICC of the cache program in NAND flash memory — namely, a program Cache Busy Time (tPCBSY) control method. The proposed tPCBSY control method is based on the interesting observation that the array program current (ICC2) is mainly decided by the bit‐line bias condition. In the proposed approach, when peak ICC2 becomes larger than a threshold value, which is determined by a cache loop number, cache data cannot be loaded to the cache buffer (CB). On the other hand, when peak ICC2 is smaller than the threshold level, cache data can be loaded to the CB. As a result, the peak ICC of the cache program is reduced by 32% at the least significant bit page and by 15% at the most significant bit page. In addition, the program throughput reaches 20 MB/s in multiplane cache program operation, without restrictions caused by a drop in peak power due to cache program operations in a solid‐state drive.