一种宽带中频数字信道化侦察接收机方案

该文提出了一种使用数字信道化技术的宽带中频软件无线电侦察接收机方案,探讨了数字信道化技术的原理和应用,分析了设计方法和FPGA实现。     

FPGA在数字信道化接收机中的应用

介绍了电子侦察用数字信道化接收机的设计思想，提出了FPGA具体实现结构。重点论述了采用多相滤波器实现信道化的原理和使用FPGA实现的方法，并给出了仿真结果图。为了达到实时处理的效果，FIR的FPGA实现采用查表结构，FFT的FPGA采用流水线结构和并行结构。这两种实现方式都极大地提高了运算速度，使数字信道化接收机的实时处理成为可能。此外，文中还对频率估计、检测和判决逻辑部分进行了相应的介绍。     

一种改进的数字信道化方法

数字信道化接收机要求具有实时分析处理大量数据的能力.设计实现了一种改进型数字信道化信号处理算法,该算法采用先进行数字下变频,后抽取滤波的方法,并利用现场可编程门阵列(FPGA)的并行处理完成了算法设计.给出了关键滤波器的设计,仿真结果验证了算法的有效性.     

宽带数字信道化接收机在FPGA中的实现

在分析数字信道化原理的基础上,提出一种新的数字信道化接收机技术,较好地解决了宽带数字信号实时处理、信道化接收机中邻近信道响应及高精度脉冲描述字（PDW）形成等技术问题,在FPGA中进行了宽带数字接收机设计综合及仿真。结果验证了实时宽带数字处理思路及其在FPGA中实现的正确性,为宽带数字接收机的实时处理提供了一种新的技术途径,具有广阔的应用前景。     

基于多级信道化的超宽带搜索接收机设计与实现

针对大瞬时带宽和高频率分辨率的实时侦察需求,联合采用模拟信道化和数字信道化技术完成了超宽带信号搜索接收机的设计与实现,并重点讨论了数字信道化接收机的高速FPGA数字系统设计.数字没计中,充分考虑了高速数据的可靠接收以及片内数字处理速度和资源的优化配置,确保系统良好的性能.实现和测试结果表明接收机性能稳定,能够完成大瞬时带宽内的无线电信号搜索任务.     

基于实信号处理的宽带数字接收机及FPGA实现

分析了基于实信号处理的宽带数字信道化接收机原理以及具体的FPGA实现方案.通过改进已有模型,搭建一种更适合硬件实现的数字信道化模型.较好地解决了宽带数字信号实时处理、信道化接收机中邻近信道混叠等问题.系统仿真结果验证了模型的有效性和可行性.     

接收机

0620344基于FPGA的数字信道化接收机的研究及实现[刊,中]／马亮／／信息技术与信息化．-2006,(2)．-40-42 (D)本文讨论了软件化电子战侦察接收机多信号处理问题。使用多相滤波的宽带数字化接收设计技术,可以提高接收机的实时处理能力,提高全概率截获能力。本文讨论基于多相滤波的信道化接收机的基本原理及实现方案,给出了基于FPGA的数字信道化接收机的实现方法,实验结果证明了该方法是有效的。参6     

宽带短波信道模拟器中数字下变频的实现

宽带短波信道模拟器是一种运用仿真技术对真实的短波信道进行模拟的仪器。首先指出数字下变频在宽带短波信道模拟器中的作用。然后,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的实现方法。最后,结合Matlab算法仿真技术,不依赖FPGA的IP核,设计并实现了基于FPGA的数字下变频。功能与时序仿真结果表明:基于FPGA设计实现的数字下变频能够满足宽带短波信道模拟器性能指标要求,并且具有灵活性、通用性和修改参数方便等特点。     

一种简单的多用途数字信道化结构

基于带通滤波器组的均匀数字信道化结构原型,根据软件无线电的模块化设计思想,提出了一种易于硬件实现的简单多功能数字信道化结构。能够实现2种抽取倍数:K=M和K=2M(K为信道数,M为抽取倍数)和2种滤波器组排列方式:偶型和奇型,两两组合形成的4种信道化结构。该结构针对不同信道化结构的要求,通过灵活配置模块,易于可编程门阵列(Field-Programmable Gate Arracy,FPGA)硬件实现。     

IS-95A CDMA前向信道中的基带数字滤波器

对数字滤波器的设计和实现中的系数量化效应进行了分析和仿真 ,并提出了基于FPGA实现的IS 95ACDMA前向信道中基带数字滤波器的实现方法及主要结果。     

基于多相滤波的数字信道化接收机的设计

介绍的基于多相结构的数字信道化技术具有实时处理大量数据能力的特点,是克服高速ADC与FPGA处理速度之间的矛盾的关键技术。从数学模型上描述了整个接收机的工作流程,并在MATLAB环境中对系统进行了仿真,仿真结果验证了该算法模型的正确性与高效性。     

基于FPGA的高速自适应格型滤波器的实现

针对高速高灵敏度数字信号处理时对于自适应滤波器的数值特性和实时性的要求,在一种自适应格型联合滤波器的基础上提出算法改进,采用驰豫超前流水线技术和时序重构技术,在损失较小滤波性能的情况下,在FPGA中实现算法并可以达到较高的工作频率。     

一种基于时间-频率特征分析的自适应信道化技术

针对按频率均匀划分子信道的数字信道化技术缺乏灵活性、资源利用率低等问题,提出了一种基于信号时间-频率特征分析的自适应信道化技术.对中频数据进行时-频分析,根据信号时-频特征参数差异对子信道进行跟踪、聚类,自适应动态调整参与反变换的子信道,实现宽带复杂调制信号的完整截获、跟踪、分离.仿真分析结果验证了算法的有效性,且其计...     

基于FPGA的高阶FIR滤波器设计

对于高阶FIR滤波器,由于运算量较大,采用软件等方式无法达到实时处理的要求。文中提出了采用FPGA实现快速卷积结构的高阶FIR滤波器,推导出将大点数FFT分解为二维FFT变换的公式。根据上述理论在采用Verilog HDL语言设计了基于一维转二维FFT的快速卷积结构高阶FIR滤波器。实验表明,该基于FPGA的高阶FIR滤波器具有精度高、速度快、资源消耗少、调试方便、易于集成等优点,并可达到工程实践的要求。     

基于多相滤波的通用数字信道化技术

传统的信道化技术一旦信道带宽确定后,滤波计算时分解的相数和信道化后的时域分辨率也相应确定,耦合性较强,导致信道化技术在实际工程使用时灵活性存在一定的不足。文中首先给出了基于多相滤波的实信号数字信道化数学模型;然后,在此基础上推导了通用数字信道化数学表达式;最后,通过仿真验证了通用数字信道化技术的正确性。文中提出的通用数字信道化技术有效实现了信道带宽与多相滤波相数、信道化后时域分辨率的解耦,增加了系统设计和信道化技术应用的便捷性。     

超宽带数字正交变换的一种高效实现结构

介绍了一种基于频域数字信道化的高速数字正交变换器的设计方法和实现结构。这种结构利用数字正交变换的优化算法，通过合理的滤波器组设计，在满足应用要求的前提下，极大地拓宽了正交变换的有效处理带宽，同时大大地减少了计算量和硬件电路资源的消耗。这种正交变换器不需要高精度的正交数字本振（NCO）。此技术的实现在宽带接收机和实时信号处理等领域具有重要意义。     

Framework for Digital Filter Design Optimization (DiFiDOT) using MCM Based Register Minimization Retiming for Noise Removal ECG Filters

In all the DSP(Digital Signal Processing) blocks such as digital filters, the filter coefficients are known before hand. Hence, full flexibility of the multiplier is not necessary. Multiplierless Multiple Constant Multiplication(MCM) technique can be used along with retiming for better digital filter optimization.This method is more efficient when compared to shift and add multiplications as intermediate results in MCM technique can be shared which reduces the area of multiplierless implementation of digital filters. The multiplierless filter circuit is further retimed to reduce the overall clock period which increases the clock frequency. Critical path and shortest path computations consume most of the time in retiming computation. The retiming minimizes the overall clock period by reducing the filter critical path. In the general purpose processor where actual retiming vectors are computed for digital filters, the speed with which the retiming transformation is performed suffers as the entire transformation code will be written in the form of a soft core. Hence, FPGA based path solver architecture are proposed in this paper can reduces the burden on general purpose processors while retiming. This work contributes to reduced processing time for retiming using FPGA based path solvers. Due to complexity and transistor size reduction, designing of VLSI architectures for DSP blocks has become very challenging. Automated Tools are required most often to introduce the products to market in a timely manner and to make the VLSI designs more stable, reliable and tractable. A framework called DiFiDOT(Digital Filter Design Optimization Tool) is developed in this work for synthesizing the optimized filter architectures. Finally, an application for Electrocardiography(ECG) is designed using MCM based retimed digital filters to remove the power supply interference, baseline drift and the broadband noise from the ECG signal.     

基于FPGA的FIR滤波器设计与仿真

FIR数字滤波器以其良好的线性相位特性被广泛使用,属于数字信号处理的基本模块之一.FPGA具有的灵活的可编程逻辑可以方便地实现高速数字信号处理.为了提高实时数字信号处理的速度,利用FPGA芯片内部的ROM实现一种查找表结构的FIR数字滤波器.并用MATLAB对实验结果进行仿真和分析,证明了设计的可行性.