在SoC调试中重塑JTAG的作用

本文将详尽介绍即将推出的IEEE 1149.7标准的相关情况,帮助设计人员在设计方案中实现JTAG调试接口.     

基于JTAG的SoC芯片调试系统设计

文章提出了一种基于IEEE 1149.1 JTAG协议的SoC调试接口,该设计支持寄存器查看和设置、CPU调试、IP核调试、边界扫描测试等功能。对该接口的整体结构框图到设计都进行了详细的阐述。该接口成功地应用于测控SoC中,具有很好的参考价值。     

基于JTAG的SoC片上调试系统设计

文章提出了一种基于JTAG的SoC片上调试系统设计方法,该系统主要包括JTAG接口和片上调试模式控制单元。通过执行不同的操作指令,该片上调试系统可实现断点设置、单步执行、寄存器和存储器内容监控、在线编程以及程序运行现场设置等调试功能。文章同时说明了片上调试系统的工作原理和硬件架构。     

基于JTAG的ARM7TDMI处理器调试原理及实现

针对如何使用JTAG接口对ARM7 TDMI处理器进行调试，介绍了JTAG边界扫描结构及基本协议标准、ICE—breaker模块等与调试接口相关的内容，给出了两个运用JTAG接口对ARM7TDMI进行调试的实例加以验证。在由计算机、WIGGLER JTAG和SmartArm2200组成的实际调试系统中，成功读取了ARM7TDMI处理器的ID，实现了程序的下载和调试。实验结果表明，通过简单的JTAG接口可以实现对基于ARM7 TDMI处理器的嵌入式系统的调试。     

集成电路测试的JTAG标准

1.引言 随着集成工艺的飞速发展,芯片集成度越来越高。与此同时芯片表面安装技术和多层板技术的发展也相当迅     

一种基于JTAG的片内调试系统设计

为了给芯片设计提供一种高效方便的调试方法,提出一种基于JTAG的片内调试系统。该系统包括调试系统控制模块、断点产生模块和JTAG接口。JTAG接口实现调试指令的发送与接收;断点产生模块是调试系统硬件调试的逻辑单元;调试系统控制模块则实现断点设置、单步运行、内存调试等功能。不同的调试指令可根据不同的硬件结构自动完成其各自的处理流程,而且不同的工作模式之间可以自由切换。该片内调试系统表现出了高性能,便于操作的特点,已经通过了实际的芯片测试。     

基于JTAG的MBIST设计实现

边界扫描（BSD,有时也称为JTAG）和存储器内建自测试（MBIST）是两种常用的集成电路可测试设计技术,然而如何有效处理MBIST产生的众多管脚是DFT工程师必须考虑的问题。本文介绍JTAG和MBIST基本原理和设计方法,在此基础上提出了用JTAG控制MBIST的实现方法,解决了由MBIST引起的管脚复用问题。     

一种带有流水线追踪器的JTAG ICE调试电路设计

针对复旦大学自主开发的32位RISCCPU,设计了相应JTAG调试电路(In—Circuit Emulator)。为解决此RISCCPU中5级流水线导致的断点误停的问题,提出了一种新颖的带有分支预测功能的电路结构一“流水线追踪器”。此JTAG调试电路与IEEE1149．1标准兼容,具有设置断点、单步、查看或修改CPU寄存器／内存空间、在线FLASH编程等多种功能。     

一种基于JTAG接口的片上调试与性能分析方法

介绍了一种复用JTAG标准接口来实现处理器片上调试和性能分析的方法.以SuperV DSP处理器为研究对象,通过设计调试和性能分析模块以及相应指令,实现了运行控制,断点设置等调试功能以及统计执行周期数,Cache缺失率等性能分析数据的功能,极大地方便软件开发和应用程序优化,同时对处理器性能和功耗影响甚微.     

嵌入式调试技术日新月异

嵌入式系统介绍 嵌入式系统主要是以计算机技术为基础,以应用为中心,并且软/硬件可以裁剪的,适用于系统对功能、可靠性、成本、体积、功耗有严格要求的专用计算机系统.广义地说,凡是带有微处理器的专用软/硬件系统都可以称为嵌入式系统.一般而言,嵌入式系统是由嵌入式微处理器、外围硬件设备、嵌入式操作系统以及用户的应用程序四部分组成,实现对其他设备的控制、监视或管理等功能.它是计算机软/硬技术、半导体技术和电子技术与各个行业的具体应用相结合后的产物.     

一种基于JTAG的SoC片上调试系统的设计

基于SoC的硬件设计,提出了一种基于JTAG的SoC3片上调试系统的设计方法.该调试系统可设置多种工作模式,含有CPU核扫描链和片上总线扫描链.能硬件实现调试启动与停止、断点设置、单步执行及存储访问等调试功能.对外围IP模块调试诊断时,可绕开CPU核,通过片上总线扫描链直接进行读写访问.该调试系统对其他SoC的设计具有一定的参考价值.     

一种基于JTAG的软硬件协同SOC调试接口

提出了一种处理器片上调试系统。使用科学的设计方法学完成了硬件与软件部分的设计,采用优化策略改进了硬件部分,得到了测试覆盖率高、稳定性较高、实时性较好的可调试SOC。软件部分通过层次化设计,连接硬件和UI,具有一定的价值。     

一种基于JTAG的嵌入式DSP可调试系统的设计

目前,嵌入式调试主要采用硬件调试器与调试程序相结合的调试方法。但硬件调试器的价格比较高,增加了系统开发成本。为了降低调试成本,提高调试效率,提出了一种基于JTAG接口的嵌入式DSP可调试系统,实现了硬件调试功能,具有较好的参考价值。     

JTAG界面——一个供IC用的标准测试界面

针对大规模集成电路中利用传统的探针测试方法浪费时间,不能检测IC引脚内部信号的原因.本文系统地论述了JTAG如何来解决上述问题的的方法和手段,以及JTAG的指令.     

基于JTAG的SoC开发接口设计

文章提出一种应用在SoC系统中的开发接口,用于边界扫描测试、调试、程序流跟踪等。在处理器、外设内核和开源（GDB）、商业的调试／仿真器或边界扫描测试设备之间提供支持。通过IEEE1149．1JTAG协议接口提供外部调试／仿真器、边界扫描测试设备与内核之间的连接。为了使设计具有实用价值和通用性,该设计重点实现了硬件调试功能中最基本最重要的部分,力求结构简洁、工作可靠。文中的设计通过仿真验证,证明其设计可靠、方案可行,具有很好的实用价值。     

Flash在线数据加载的JTAG通用方法研究

介绍了一种通过Flash主控芯片的JTAG接口实现对Flash加载数据的方法.描述了Flash存储器的特点、JTAG技术的发展和应用以及TCL脚本语言的编程方法,给出了一个以JTAG方法对Flash进行数据加载的通用方案,该方案可以作为嵌入式处理器电路调试方法的重要补充.