基于OMAPL138 FPGA的多路PWM发生器设计及应用

为了满足一种新能源发电领域的电力电子变换装置上逆变器触发的要求,研制了利用OMAPL138和FPGA实现的多路PWM脉冲发生器。该脉冲发生器利用接口单元接收OMAPL138写入的PWM脉冲占空比和设置参数等数据,利用FPGA产生PWM波形,达到其工作不受OMAPL138影响的效果。同时介绍了脉冲发生器的硬件架构、基本原理和实现方法,并通过仿真和实验得到验证。该PWM发生器既简化了电路的设计,提高了系统的可靠性,又可保证逆变器功率元件触发的同步。     

基于FPGA的太阳能MPPT算法实现的研究

最大功率点跟踪(MPPT)算法是太阳能发电系统常用的控制算法,大多数系统利用微控制单元(MCU)实现.在此利用现场可编程门阵列(FPGA)实现了一种低成本的太阳能MPPT的电路,探讨了系统硬件的组成、各功能部分接口实现的方法.用Verilog语言实现了ADC控制器、乘法器、MPPT算法及PWM波波形发生器.并通过Modelsim平台对设计电路进行了仿真,最后在CycloneⅡ系列EP2C8Q208C8芯片上实现下载.实验结果表明电路工作正常,达到了设计要求,为太阳能发电系统的系统级芯片(SoC)控制打下了基础.     

An FPGA implementation of hard‐wired sequence control system based on PLC software

Although a programmable logic controller (PLC) has been widely adopted for the sequence control of industrial machinery, its performance does not always satisfy the recent requirements in large and highly responsive systems. With the state‐of‐the‐art field programmable gate array (FPGA) technology, it is possible to implement a control program with hard‐wired logic for higher response and reduced implementation cost/space. This approach is also worthwhile for transmigration of legacy PLC software into forthcoming FPGA‐based control hardware. This study presents a systematic method to implement a hard‐wired sequence control from PLC software. PLC instructions are converted into VHDL codes, and then implemented as logic circuit with various peripheral functions. Productive PLC programs were examined with Mitsubishi Electric FX2N PLC and Altera Stratix II FPGA, and were shown to fit into a common FPGA chip. A straightforward Sequential design was estimated to be 184 times faster than PLC, while a performance‐oriented Flat design was estimated to be 44 times faster than Sequential design (i.e., 8050 times faster than PLC). A practical perfect layer winder system was actually built and successfully operated with our FPGA control board, whose logic design was implemented with our tools. © 2011 Institute of Electrical Engineers of Japan. Published by John Wiley & Sons, Inc.     

Design and implementation of a hybrid DPWM under 50 ps resolution based on general‐purpose FPGA

High‐resolution pulse width modulators are used widely in different fields of electrical engineering, such as dimming of light‐emitting diode (LED) lighting, motor control, RF modulators, audio amplifiers, and switch‐mode power supplies. To realize a high‐resolution digital pulse‐width modulator (DPWM) in a limited inner system clock, a simple implementation of a hybrid DPWM with the resolution under 50 ps based on a general‐purpose field‐programmable gate array (FPGA) is described. The multiplexer device implementing the fast carry‐chain path and an AND gate controlling the selection input are used as a delay unit. The manual routing or placement is not required in the proposed approach, which just needs some conditional constraints. Some different conditional constraints influencing the monotonicity and resolution of DPWM are discussed. Finally, a 1 MHz switching frequency DPWM with 40 ps resolution is experimentally demonstrated, with high monotonicity and linearity. Further, a synchronous buck with and without this high‐resolution DPWM is experimentally compared to illustrate the regulation resolution.     

基于FPGA的模块化多电平换流器并行化控制器设计及实验验证

模块化多电平换流器(MMC)中数以千计的子模块(SM)给控制器计算带来很大负担。海量数据采集、复杂控制计算以及不同控制器间通信等因素导致整个控制链路延时较长,恶化系统动态特性,甚至导致并网后系统不稳定。设计了一种基于现场可编程门阵列(FPGA)的集成控制器,在单块FPGA板卡中实现MMC的全部控制策略。控制器充分发挥FPGA的并行特性,每种控制模块尽可能采用并行设计,并将相互独立的控制模块并行执行,以提高控制器的计算速度。基于RTDS平台进行了硬件在环实验,对所开发控制器进行功能验证。结果表明：所开发控制器链路延时短,响应速度快,可用于控制策略开发测试、控制参数调试等领域。     

基于FPGA的三模冗余UART电路设计

针对在星载复杂空间环境下UART(universal asynchronous receiver/transmitter)电路有可能发生单粒子翻转导致通信失效的问题,研究了基于反熔丝型FPGA的三模冗余UART电路设计方法.根据UART异步串行收发电路的功能特点,提出了采用反熔丝型的FPGA,将电路的核心功能嵌入到FP...     

Design space exploration for sparse matrix‐matrix multiplication on FPGAs

The design and implementation of a sparse matrix‐matrix multiplication architecture on field‐programmable gate arrays is presented. Performance of the design, in terms of computational latency, as well as the associated power‐delay and energy‐delay tradeoff are studied. Taking advantage of the sparsity of the input matrices, the proposed design allows user‐tunable power‐delay and energy‐delay tradeoffs by employing different number of processing elements (PEs) in the architecture design and different block size in the blocking decomposition. Such ability allows designers to employ different on‐chip computational architecture for different system power‐delay and energy‐delay requirements. It is in contrast to conventional dense matrix‐matrix multiplication architectures that always favor the maximum number of PEs and largest block size. In our implementation, the better energy consumption and power‐delay product favors less PEs and smaller block size for the 90%‐sparsity matrix‐matrix multiplications. Although in order to achieve better energy‐delay product, more PEs and larger block size are preferred. Copyright © 2011 John Wiley & Sons, Ltd.     

基于FPGA的单相有源电力滤波器控制系统设计

针对有源电力滤波器(APF)的控制算法复杂且对实时性和精度要求高,而传统的DSP软件方法实现过程中存在着不能并行运算等问题,提出了一种基于可编程逻辑器件(FPGA)的APF控制系统设计方案。阐述了谐波检测方法及改进后的补偿电流控制方法。以FPGA EP1C12Q240C8为控制器搭建了试验平台。试验结果验证了该控制方法及APF控制系统设计的正确性。     

FPGA在基带信号处理中的应用

本文以小型化和模块化设计为指导思想,设计了一种基于FPGA的基带信号处理系统。该系统的突出优点是体积小、可靠性高、可扩展性强。在保持系统功能和性能的前提下简化了传统基带信号处理系统,可广泛应用于扩频通信系统。     

基于FPGA的单向高频链逆变器设计

针对小功率应用场合,提出了一种基于现场可编程门阵列(Field Programmable Gate Array,简称FPGA)单向高频链(High Frequency Link,简称HFL)逆变器的设计.设计中采用了DC/DC和DC/AC两级变换形式;控制电路利用了FPGA的强大编程能力和控制能力,使得系统的更新非常灵活,能满足各种情况下的应用.通过仿真和实验结果验证了设计的正确性.     

基于FPGA的飞轮磁轴承一体化控制系统设计

为了精简磁悬浮飞轮控制系统体积和功耗,介绍一种四轴飞轮磁轴承一体化控制系统及其现场可编程门阵列(FPGA)实现.将磁轴承控制器和功率放大器整合到一起,用单片FPGA实现含不平衡补偿的转子位移控制、电流控制以及三电平脉宽调制(PWM)算法.采用分时复用浮点运算IP核的方式实现控制算法.为均衡运算速度和资源消耗,提出一种A/D转换器精确度和浮点IP核数据精确度的选择方法.提出一种增量式算法,仅用乘加单元和查找表即可实现不平衡补偿算法中的三角函数值的在线计算.介绍三电平PWM的FPGA实现方法以及转子位移信号的自动标定方法.实验结果表明,一体化控制器可以达到0～7 000 r/min转速范围内飞轮径向位移不超过保护间隙10％的控制效果.四轴飞轮磁轴承控制任务可以用单片FPGA以小于20万逻辑门的资源消耗实现.     

基于FPGA的遥感相机图像传输系统设计

设计了一种遥感相机图像传输系统,用于接收并解码光学遥感系统的数据.该系统以FPGA作为逻辑控制的核心,以CameraLink接口作为与上位机数据传输的接口.描述了系统的主要组成和FPGA模块化设计的实现方法,阐述了系统的基本硬件结构和软件工作流程,并给出了其核心模块的时序仿真波形图.测试结果表明本系统数传速率达到6.72 Gbps,能实现遥感相机图像数据的实时解码传输,满足系统设计要求.     

基于FPGA的数字控制DC／DC研究

与DSP器件相比,现场可编程门阵列(Field Programmable Gate Array,简称FPGA)能够实现性能更优的数字控制DC/DC变换器.基于FPGA开发平台.研究了数字化DC/DC变换器的实现方法,介绍了电压模式数字控制器各功能模块及系统的状态机实现.实验系统的测试结果表明,采用FPGA实现数字DC/DC具有较好的性能,具体性能指标完全可以满足要求.     

基于FPGA的微机保护图形化编程设计

介绍了FPGA等大规模可编程逻辑器件的特点;针对现有微机保护产品开发手段的不足,提出并分析了采用FPGA实现低技术门槛、低成本、高可靠性微机保护图形化编程设计的方法,并陈述了图形化编程的具体实现过程;此方法与CPU基本无关,适用于各档次CPU图形化编程保护产品的设计开发。     

基于FPGA的智能脱扣器设计

介绍了一种基于现场可编程门阵列的智能脱扣器,阐述了其硬件系统的原理和具体设计电路,并对软件设计要点进行了介绍.该脱扣器通过采集电流信号,完成断路器基本三段电流保护功能和可选的接地保护功能,同时,还具有包括测量、显示、记忆、预报警、自检、通信、ZSI和状态在线监测等附加功能.     

基于FPGA的多通道无缝采样分析技术的实现

提出了基于现场可编程门阵列(FPGA)的多通道无缝采样分析技术的实现方法，采取采样控制时序与数据处理分析控制时序分离，以及两组动态数据存储区的切换控制，由FPGA实现同步产生上述时序。解决了数据采集与处理的异步问题，使两者同步进行，实现了多通道同步无缝采样分析、采样窗口长度可调和通道扩展等功能。另外给出了基于FPGA芯片EPIK30TCl44～3的一些实际运行结果，证明了多通道无缝采样分析技术的可行性。     

基于DSP与FPGA的全数字伺服控制系统研究

基于DSP与FPGA的特点,设计开发了全数字无刷直流电动机控制系统。对速度检测电路、驱动电路、保护电路以及人机接口电路等内容进行了阐述。实验结果验证了该设计方案的有效性和可靠性。     

基于FPGA的回波模拟器设计与实现

回波模拟器主要完成对雷达引信机射频信号的延迟和衰减,并传输至接收端.传统的模拟延时和模拟衰减通常采用多路开关控制延迟线的方法实现,由于模拟电路存在温度漂移、器件老化影响、抗干扰性能差等缺点,从而使得输入信号质量下降,线路越长,噪声的积累也就越多.以现场可编程门阵列Vertex-5系列的FPGA为核心,研究了数字化回波模拟器总体设计方案,综合利用了模数转换、数字下变频DDC、数字延迟衰减等技术,实现了雷达引信机射频信号的延迟衰减精确可调,完成了频率、功率信号的实时测量,简化了回波模拟器硬件结构,提高了系统集成度和可靠性.     

基于FPGA的矩阵变换器换流策略研究

由于矩阵变换器采用单向自关断器件组成双向开关,无自然换流通路,因此如何安全可靠地实现器件间的换流是矩阵变换器实用化的关键.详细介绍了电流型四步换流策略及其实现方法,设计并实现了基于FPGA的矩阵变换器双向开关间的安全换流策略,在开关状态时间小于换流时间时,采用不换流的方法,重点解决了此时出现换流失败的问题.采用双电压调...     

FPGA的结构原理及在交流伺服电机中的应用

现场可编程门阵列 (FPGA—FieldProgrammableGateArray)是新型的大规模集成逻辑器件。它采用高级计算机辅助设计技术进行器件的开发与设计 ,其优越性大大超过普通TTL集成门。重点介绍了FPGA的基本组成原理及在交流伺服电机中的应用。