H.264中变换和量化的SIMD优化

H.264是一个新的基于运动补偿+变换+量化+熵编码框架的视频编码国际标准。H.264中采用了大量的新技术,这些技术在提高编码效率的同时,也极大地增加了算法的复杂度。为此H.264在保证性能的前提下也做了一些优化,如变换和量化可以在16比特精度下完成,并且除了量化中需要少许乘法外,其余可以只用加法和移位实现。这些特点使得H.264中的变换和量化可以很好地使用支持单指令多数据(SIMD)的MMX技术进行进一步优化。该文首先介绍了H.264中变换和量化的实现过程和特点,接下来重点讨论了利用MMX指令对变换和量化中的关键部分进行优化的方法,最后给出了计算机仿真的结果,并对结果进行了分析。仿真结果表明:该文提出的方法可以使H.264的变换和量化模块的运算速度提高到原来的3.5～5.2倍,优化效果十分显著。     

H.264中整数变换与量化的FPGA实现

H.264以其优异的压缩比率和高图像质量在实时网络视频通信、数字广播电视及高清视频存储播放等方面获得广泛应用。变换量化作为H.264编码框架中的一个基础模块,是熵编码前的一个重要处理过程,它的主要作用是使输入系数间数据相关性降低。鉴于之前大部分的变换量化是基于软件或协处理器来实现以及此种实现方式在速度及吞吐量上的局限,而硬件实现在速度和吞吐量上则具有很大的优势, 因此研究H.264变换量化的硬件实现具有实用价值。采用高速并行处理的架构,基于寄存器传输级（RTL）用硬件描述语言完成了H.264中的整数离散余弦变换（IDCT）及量化算法的实现,并用Altera公司的Cyclone Ⅱ系列可编程逻辑器件实现了硬件验证测试。设计方案消耗了10489个逻辑单元,最高工作时钟频率为184.88MHz,数据处理能力达到2958Mpixels/s,可在一个时钟周期之内完成对一个4×4矩阵数据的变换量化处理,可满足高速高吞吐量数据流处理的要求。     

基于4×4离散余弦变换的H.264量化算法

介绍了新一代视频压缩H.264标准。该算法选择了自适应块大小变换,对误差采用基于4×4块的变换编码。     

H.264标准中的变换和量化研究

新一代视频压缩H.264标准,不同于以往的离散余弦变换(DCT),它是基于4×4离散余弦变换和量化,其算法能通过整型变换整数精确地进行计算,避免了"逆变换误差".执行变换系数量化过程不需要进行除法运算,只进行加法和移位运算,从而极大的降低了计算的复杂程度.     

一种适用于H.264/AVC的新型整数变换与量化算法

H.264/AVC中4×4整数变换和分级量化技术对编码性能的大幅度提升起到很重要的作用,但另一方面整数变换和分级量化在编解码器中占有24%的计算复杂度。本文根据4×4残差数据块、4×4亮度DC系数块和2×2色度DC系数块整数变换的特点,提出了一种基于全零模块预判的变换与量化选择算法,通过对各种全零模块进行准确的预测从而省略对应块的变换与量化过程,达到减小计算量、简化编解码器复杂度的目的。实验结果表明,与全模式算法相比,在造成视频质量少量下降的情况下运算量减少了大约21.29%。     

基于整数变换的H.264标准量化过程

详细地分析了两大标准化组织最新提出的视频编码国际标准H.264中的整数变换及量化过程。H.264视频编码的基本框架类似于当前流行的视频编码标准,采用变换编码和预测编码的混合编码技术,其优异的性能来源于引入的4×4整数变换,是所有视频压缩编码标准协议中独一无二的。最后在32位超高性能的多媒体处理器TMZJ2004上进行实验,对DCT、整数变换、DCT余弦值定点三种变换编码进行了信噪比(PSNR)比较。     

H.264变换编码和量化算法的研究

H.264是ITU和ISO联合制定的新一代视频编码标准,在多方面做出了改进。H.264标准中采用了4×4块的整数变换编码算法,有效地降低了编解码的运算量,且不存在反变换的匹配误差,精度更高。该文详细分析了整数变换编码的构造原理和H.264标准中先后采用的两种整数变换编码算法,阐述了与变换编码相关的量化过程。实验结果证明新的整数变换编码算法能够有效地提高编解码系统的整体性能。     

H.264/AVC中整数DCT变换量化模块的Verilog设计

H.264/AVC视频压缩标准采用了4×4整数DCT变换和量化方法,避免了数据失配并提高了精度,具有较高的编码效率。本文分析H.264整数DCT变换和量化算法,将DCT变换转换为两次快速蝶形运算,减少了计算量,并用Verilog硬件描述语言编程实现整数DCT变换和量化功能,利用QuartusII进行综合和仿真,得到正确的结果。本设计具有54.54MHz的时钟频率、较低的资源消耗和功耗。     

基于PLB总线的H.264整数变换量化软核的设计

提出了在FPGA上实现H.264中整数变换量化的方法,设计了基于动态数据宽度和流水线技术的软核(IP),在处理速度和硬件资源方面分别进行优化。此软核作为PowerPC的一个硬件加速模块在Xilinx Virtex-ⅡPRO中进行了验证。实验表明,在目前较难使用软件方法实现高分辨率图像实时编码的情况下,本文设计的软核能够提供2110MPixels/s的编码速率,完全适应实时编码。     

H.264/AVC视频编码变换量化核的硬件设计

基于H.264/AVC视频编码标准,完成了编码模块中的4×4整数变换量化核的分析和硬件实现的优化设计。通过三种优化设计处理后,在硬件开销改变不大的情况下,使4×4整数变换量化核的最高工作频率相比优化前的30.7MHz提高了82%,达到55.8MHz,为H.264/AVC视频编码标准的硬件实现提供了参考。     

一种高效的H.264反变换反量化结构设计

在分析H.264反变换反量化算法的基础上,提出了一种高效的H.264反变换反量化硬件结构.在反变换中,采用了一个可重构的一维IDCT变换结构;在反量化中,采用了4个反量化单元的并行结构,并通过LUT取代了占用电路面积大的模运算和除法运算;在整体结构设计中,采用了门控时钟方案和流水线技术.结果表明,本设计可提高系统输出能力和降低硬件功耗,并满足1080i高清码流实时解码的要求.     

H．264变换和量化的算法优化及定制指令实现

针对H.264基于二维离散余弦变换的整数变换和量化模块,提出一种高性能的定制指令实现方案.通过分析整数变换和量化算法的运算复杂度,采用了优化调度算法和减少关键路径运算级数的方法,以定制指令方式实现了变换和反变换、量化和反量化的算法.编解码算法均通过了功能级的码流测试,在UMC的0.13μm工艺下综合得到的电路面积为12021个逻辑门,经JVT参考测试码流的测试,表明了设计满足在200MHz主频、VGA图像分辨率下30fps的处理速度,该定制指令的实现方案兼顾了灵活性和实时性两方面的要求.     

一种针对H．264的高性能反变换结构

H.264的整数变换存在8×8和4×4两种尺寸大小,这增加了硬件设计的复杂性.同时,高清视频应用要求解码器具有更强的处理能力.针对这两个问题,文章提出了一种高性能的反变换硬件实现结构.对于4×4整数反变换,重构一个8×8亚宏块的4个4×4块,从而使两种尺寸大小的整数反变换具有相同的结构.采用优化的数据存储和流水设计,行列反变换能够同时执行.处理一个8×8亚宏块平均只需要32个时钟周期.转置存储器采用一个32×32bits的双口SRAM和8组寄存器组实现,和以前的设计相比,可以节省53.7%的存储器面积.在108 MHz工作频率下,本文提出的硬件结构能够有效执行H.264高清实时解码的反变换运算.     

Low-complexity quantization for H.264/AVC

In this paper, an improved quantization technology with low-complexity is presented for H.264/AVC video codec. Multiplication factors of H.264/AVC quantizer are modified. Therefore, it is possible to reduce the bit width of the quantization and substitute large bit-width multiplier by some small bit-width adders without noticeable rate-distortion degradation in integrated circuits (ICs) design. Quantization error introduced by the modified multiplication factors is not only theoretically but also experimentally analyzed. Quantizer is optimized on register transfer level of IC design, and under the same cell CMOS technology, about 75.2% area and 76.3% dynamic power consumption are saved in each quantization unit on average compared with original H.264/AVC quantization. Experimental video coding results show that the Bjontegaard delta peak signal-to-noise ratio (PSNR) and Bjontegaard delta bit rate between the improved and original H.264/AVC quantization are very slight, which means that the improved quantization scheme is approximately the same as the original quantization scheme of H.264/AVC in rate-distortion performance.

基于单指令多数据技术的H.264编码优化

简要介绍了单指令多数据（Single-Istruction Multiple-Data，SIMD）指令系统，并用该技术对H.264中的整数离散余弦变换（Discrete Cosine Transform，DCT）、量化、插值和运动估计等模块进行了优化，实验结果表明优化后程序的编码速率可达到30fps左右，比未优化时速度提高了6～8倍。